高速串行數(shù)字電路設(shè)計(jì)工具:眼圖醫(yī)生的功能與應(yīng)用

眼圖醫(yī)生(Eye Doctor)是力科于2006年推出的用于高速串行數(shù)字電路設(shè)計(jì)的強(qiáng)大工具，包括了虛擬探測(cè)(virtual probing)與接收端均衡(receiver equalization)兩部分，主要用于通訊背板設(shè)計(jì)、高速串行信號(hào)一致性測(cè)試、高速SERDES芯片均衡器的優(yōu)化與設(shè)計(jì)等等。在2009年2月，力科發(fā)布了新一代的眼圖醫(yī)生II，提供了更強(qiáng)大的分析能力與良好人機(jī)界面，可以大大加快當(dāng)前流行的高速數(shù)字電路的開發(fā)速度，縮短測(cè)試與驗(yàn)證時(shí)間。接下來(lái)逐一介紹最新的眼圖醫(yī)生的功能與應(yīng)用。

串行數(shù)字電路可以分為發(fā)送端(TX)、信道(CHANNEL)、接收端(RX)三部分，如下圖一所示。眼圖醫(yī)生可以對(duì)串行數(shù)字鏈路中三個(gè)部分進(jìn)行分析：

1. 發(fā)送端的預(yù)加重/去加重分析：針對(duì)某一信道計(jì)算出最佳的預(yù)加重/去加重參數(shù)。

2. 信道仿真：直接測(cè)試TX輸出的波形，輸入信道的S參數(shù)模型后，準(zhǔn)確計(jì)算出RX端的波形。

3. 接收端的均衡器設(shè)計(jì)：對(duì)于高于5Gbps的信號(hào)，通常在RX端測(cè)試時(shí)，眼圖已閉合，眼圖醫(yī)生可以仿真均衡器，計(jì)算出均衡后的信號(hào)波形與眼圖。

圖一：高速串行鏈路示意圖

什么是信道?

在通信理論中通常用“信道”來(lái)描述連接TX與RX的物理媒質(zhì)，在某些SI(信號(hào)完整性)文獻(xiàn)中，又稱為互連。信道包括了我們常見(jiàn)的：印刷電路板(PCB)上的微帶線、帶狀線、過(guò)孔、連接器、集成電路的封裝、光纖、電纜等等。如下圖二所示為背板的示意圖。通常，信道有一個(gè)共同的特點(diǎn)：隨著頻率的升高，損耗越來(lái)越大;信道的物理傳輸距離越長(zhǎng)，損耗越大。

圖二：背板的互連示意圖

接下來(lái)為某背板的測(cè)試案例。其TX為某2.5Gbps的高速芯片，信道由兩塊線卡與背板組成，其PCB上傳輸線的有10英寸長(zhǎng)、20英寸長(zhǎng)、30英寸長(zhǎng)、40英寸長(zhǎng)四組，在接收端測(cè)量眼圖(如圖三所示)，使用游標(biāo)測(cè)量眼高(眼圖的張開程度)，分別為592mV、457mV、295mV、164mV?？梢?jiàn)，隨著PCB上傳輸線的長(zhǎng)度的增加，信道的損耗越來(lái)越大，RX端測(cè)量到的眼圖的眼高越來(lái)越小。

圖三：不同背板走線長(zhǎng)度的接收端眼圖測(cè)試結(jié)果對(duì)比

什么是信道仿真?

信道仿真是用力科示波器測(cè)量TX發(fā)送的波形，然后在眼圖醫(yī)生中導(dǎo)入信道的S參數(shù)模型文件，計(jì)算出通過(guò)信道后RX端的信號(hào)波形、眼圖與抖動(dòng)。力科信道仿真的處理速度非?？臁⒕茸銐蚋?。

下圖中TX為某3.125Gbps信號(hào)，通過(guò)同軸電纜連接到示波器的兩個(gè)通道，即示波器直接在TX端測(cè)量，然后使用某20GHz帶寬的矢量網(wǎng)絡(luò)分析儀(Vector Network Analyzer，簡(jiǎn)稱VNA)測(cè)量?jī)蓧K走線長(zhǎng)度不一樣的DEMO板的S參數(shù)，在力科的眼圖醫(yī)生中調(diào)用S參數(shù)來(lái)仿真該信道。計(jì)算出RX端的波形與眼圖，眼圖如下圖四所示，左邊是某廠商的20英寸長(zhǎng)DEMO板接收端的眼圖，右邊為另一廠商的24英寸線長(zhǎng)DEMO板計(jì)算出的RX的眼圖。兩者的眼高分別為168mV與108mV。

使用信道仿真，無(wú)須連接TX、信道、RX后在RX端實(shí)測(cè)，只要擁有信道的S參數(shù)模型，示波器直接在TX端測(cè)量，就可以仿真出通過(guò)不同信道后RX端的波形、眼圖與抖動(dòng)。這樣，就可以快速驗(yàn)證某高速SERDES芯片驅(qū)動(dòng)不同長(zhǎng)度傳輸線時(shí)接收端的性能，在高速背板的預(yù)研與設(shè)計(jì)中非常有用。

圖四：某3.125Gbps信號(hào)的接收端眼圖測(cè)試結(jié)果對(duì)比

怎樣得到信道的S參數(shù)文件?

在信道仿真中，信道的S參數(shù)模型的精確性決定了RX端計(jì)算結(jié)果的精確性，所以獲得足夠精確的信道的S參數(shù)模型非常重要。在信號(hào)完整性(簡(jiǎn)稱SI)領(lǐng)域，通常有兩種方法獲取信道的S參數(shù)模型。

1. 使用VNA或者TDR直接測(cè)量信道的S參數(shù);

2. 使用HFSS、SIwave、Sigrity等EDA建模軟件提取信道的S參數(shù);

前者基于實(shí)際信道的測(cè)量，精度高，不過(guò)信道上的端口必需留有SMA射頻頭，VNA或TDR通過(guò)SMA接頭的同軸電纜連接到待測(cè)試信道;后者通?；谶B接器的三維結(jié)構(gòu)、PCB的壓板結(jié)構(gòu)(stackup)、介質(zhì)特性、傳輸線的幾何特性，使用計(jì)算電磁學(xué)的一些算法提取出信道的S參數(shù)模型。

圖五：夾具去嵌前后眼圖對(duì)比

力科的信道仿真可以調(diào)入擴(kuò)展名為*.sNp(N為端口數(shù))的S參數(shù)文件，通常*.sNp文件稱為touchstone文件，測(cè)試儀器和EDA軟件都可以輸出這個(gè)格式的S參數(shù)文件。關(guān)于S參數(shù)的相關(guān)理論，可參考一些射頻理論書籍。

什么是夾具去嵌?

在測(cè)量當(dāng)前流行的很多串行信號(hào)(比如PCIe、SATA、SAS、FBDIMM)時(shí)，通常需要專門的測(cè)試夾具，夾具上把PCB的傳輸線轉(zhuǎn)換為SMA射頻連接頭，待測(cè)試信號(hào)連接到夾具上，夾具通過(guò)同軸電纜連接到示波器，如下圖五所示，示波器作為接收端進(jìn)行測(cè)量。由于夾具上的連接器、金手指、過(guò)孔、微帶線、帶狀線等會(huì)使信號(hào)發(fā)生衰減、色散或者反射，導(dǎo)致示波器測(cè)量到的信號(hào)有所惡化。使用夾具去嵌功能，只需輸入夾具的S參數(shù)模型文件，即可計(jì)算出沒(méi)有夾具時(shí)測(cè)量到的信號(hào)的波形與眼圖。如圖五所示，上半部分是信號(hào)去嵌前測(cè)量到的眼圖，下半部分是信號(hào)去嵌后測(cè)量到的眼圖，相比前者，后者的上升下降沿更陡峭，眼輪廓清晰，眼張得更開。從這個(gè)比較圖中可以看到力科的去嵌技術(shù)可以消除夾具的負(fù)面作用。

信道仿真的常見(jiàn)問(wèn)題

問(wèn)題1：力科的信道仿真與EDA軟件仿真有什么區(qū)別?

和力科的眼圖醫(yī)生一樣，EDA軟件同樣可以做信道仿真、均衡器仿真。兩種最主要的區(qū)別在于：

1. 力科的信道仿真和均衡器仿真速度非常快，在幾秒鐘內(nèi)就可以計(jì)算出幾百微秒長(zhǎng)的波形，幾乎可以做到實(shí)時(shí)測(cè)量，實(shí)時(shí)計(jì)算出結(jié)果;而EDA軟件的計(jì)算速度較慢，計(jì)算幾百納秒長(zhǎng)的波形通常需要幾十分鐘。兩種方法的速度有天壤之別。

2. 力科的信道仿真基于實(shí)測(cè)，電路板上很多隨機(jī)因素都考慮進(jìn)去了，而EDA軟件仿真通常基于理想的工作狀況，忽略了一些隨機(jī)因素。

問(wèn)題2：信道仿真的精度?

信道仿真的精度取決于信道的S參數(shù)模型是否足夠精確。在下圖為某IC廠商驗(yàn)證其SAS2芯片驅(qū)動(dòng)背板的測(cè)試結(jié)果。其中一個(gè)波形是用力科示波器在TX端測(cè)試，用信道仿真計(jì)算出的RX端的波形，另一個(gè)波形是示波器直接在RX端測(cè)量到的波形，可見(jiàn)兩者非常接近。信道的S參數(shù)由某20G帶寬VNA測(cè)量得到。

圖六：某SAS信號(hào)在RX實(shí)測(cè)與TX測(cè)試后用信道仿真計(jì)算RX端信號(hào)波形的對(duì)比

什么是預(yù)加重/去加重(Pre-emphasis/De-emphasis)?

在圖三中我們看到，對(duì)于2.5Gbps信號(hào)，通過(guò)10、20、30、40英寸線長(zhǎng)的背板后，接收端的眼圖隨著長(zhǎng)度增加會(huì)逐漸閉合。原因在于信道是一個(gè)低通濾波器，隨著傳輸線長(zhǎng)度的增加，損耗和色散會(huì)越來(lái)越大，另外，隨著頻率的增加，損耗與色散效應(yīng)也越來(lái)越明顯。而當(dāng)前的數(shù)字電路速度不斷提高，通常，在速率高于1GHz的數(shù)字電路中，為了把信號(hào)能傳輸更遠(yuǎn)的距離，通常在發(fā)送端使用預(yù)加重或去加重的均衡技術(shù)。

在下圖七中左半部分是預(yù)加重。預(yù)加重保持信號(hào)的低頻部分不變，提升信號(hào)的高頻部分;而去加重衰減信號(hào)的低頻部分，保持高頻部分。預(yù)加重/去加重的目的都是提升信號(hào)中高頻部分的能量，以補(bǔ)償信道對(duì)高頻部分衰減過(guò)大。

圖七：預(yù)加重 VS 去加重

如果在TX端測(cè)量經(jīng)過(guò)預(yù)加重/去加重的信號(hào)的眼圖，可以看到如下圖八的上半部分所示的“雙眼皮”的眼圖，而下圖八的下半部分是做3.5dB的去加重之前信號(hào)的眼圖。還有，使用去加重后，TX端信號(hào)的抖動(dòng)會(huì)大于未采用加重的信號(hào)，在下面的眼圖中可以清楚的看到去

加重后眼圖

圖八：去加重前后的眼圖對(duì)比

的交叉點(diǎn)比去加重之前的更寬，說(shuō)明在去加重后測(cè)量TX的抖動(dòng)會(huì)更大些。

在當(dāng)前流行的很多串行數(shù)據(jù)，比如PCIe、FBDIMM都使用了去加重技術(shù)。

高速芯片通常提供了幾種預(yù)加重/去加重程度和信號(hào)幅度可調(diào)節(jié)，以第二代的PCI Express為例，其比特率為5Gbps，有3.5dB和6.5dB兩者去加重模式。

在接下來(lái)的案例中，TX為某3.125Gbps信號(hào)源，信道為Lattice的帶有24英寸傳輸線的演示板，RX為示波器的兩個(gè)通道，即兩個(gè)標(biāo)準(zhǔn)50歐的負(fù)載。圖九中左邊的眼圖為TX端沒(méi)有預(yù)加重時(shí)RX端測(cè)量到的眼圖，右邊的眼圖為TX采用3.5dB預(yù)加重后RX端測(cè)量到的眼圖，前者眼高為93mV，后者眼高為135mV。可見(jiàn)使用3.5dB預(yù)加重后，接收端的眼圖得到提升。

圖九：使用預(yù)加重后接收端眼圖質(zhì)量變好

預(yù)加重/去加重是廣泛應(yīng)用于高速串行數(shù)據(jù)芯片的技術(shù)。在芯片設(shè)計(jì)中，芯片廠商通常提供了多種預(yù)加重/去加重的程度與信號(hào)幅度，在驅(qū)動(dòng)不同信道時(shí)可以靈活選擇。

對(duì)于高速背板設(shè)計(jì)，我們可以測(cè)量不同傳輸線長(zhǎng)度、不同背板連接器的等等情況的信道模型，用力科示波器直接在TX測(cè)量該芯片輸出的信號(hào)，使用信道仿真功能，計(jì)算出RX端的信號(hào)、眼圖與抖動(dòng)。然后不斷調(diào)節(jié)芯片的預(yù)加重/去加重程度，直到獲得最佳的RX端的信號(hào)質(zhì)量。

什么是預(yù)加重/去加重仿真?

力科的預(yù)加重/去加重仿真可以在把未加重信號(hào)進(jìn)行預(yù)加重/去加重處理，仿真不同程度的預(yù)加重/去加重后的信號(hào)。與信道仿真配合，可以實(shí)現(xiàn)兩個(gè)功能：

一，對(duì)于IC設(shè)計(jì)工程師或高速系統(tǒng)設(shè)計(jì)工程師，可以預(yù)先估算芯片的TX端所需的均衡程度

二，對(duì)于背板設(shè)計(jì)工程師，無(wú)須修改待測(cè)試信號(hào)源的預(yù)加重或去加重程度，直接測(cè)量未作均衡的信號(hào)，結(jié)合信道仿真功能，計(jì)算出多少dB的預(yù)加重足以滿足該背板設(shè)計(jì)?或者多少dB的預(yù)加重對(duì)于某信道可實(shí)現(xiàn)最佳的接收端測(cè)量結(jié)果。

什么是刪除“加重”?

力科示波器可以把測(cè)量到的帶有預(yù)加重/去加重的信號(hào)消除“加重”，得到?jīng)]有采用“加重”技術(shù)的信號(hào)。由于采用去加重后的信號(hào)的數(shù)據(jù)相關(guān)性抖動(dòng)DDj會(huì)更大些，所以對(duì)刪除“加重”后的信號(hào)來(lái)分析其總體抖動(dòng)、固有抖動(dòng)更準(zhǔn)確。

圖十：力科預(yù)加重/去加重仿真的用戶界面

什么是均衡器仿真?

力科眼圖醫(yī)生支持目前最流行的CTLE、FFE、DFE三種均衡器。關(guān)于這幾種均衡器的理論介紹，可參考一些通信理論書籍，在這里僅作簡(jiǎn)要介紹。

CTLE均衡器

Continuous Time Linear Equalization均衡器(簡(jiǎn)稱CTLE)即連續(xù)時(shí)間線性均衡器，是一種常見(jiàn)的線性均衡器。在最新的USB3.0中使用了CTLE均衡器。USB3.0的速度高達(dá)5Gbps，在不久的將來(lái)會(huì)在計(jì)算機(jī)、消費(fèi)電子類產(chǎn)品上廣泛應(yīng)用。由于USB3.0的速度很高，當(dāng)USB電纜較長(zhǎng)時(shí)，RX端眼圖很可能已閉合，這時(shí)分析眼圖與抖動(dòng)是沒(méi)有意義的。使用力科眼圖醫(yī)生的CTLE均衡仿真后，對(duì)均衡后信號(hào)測(cè)量眼圖與抖動(dòng)指標(biāo)，可以精確的驗(yàn)證其性能。結(jié)合力科的信道仿真功能，直接測(cè)量USB3.0的TX，可以迅速評(píng)估不同的信道是否需要均衡?或者均衡后的性能指標(biāo)。

USB的官方組織規(guī)定了USB3.0使用的CTLE均衡器的參數(shù)，如下圖11左上部分為均衡器的頻響，右上方的表格是均衡器的參數(shù)，下方是力科示波器中集成了USB3.0的均衡器參數(shù)，可方便調(diào)用。

CTLE均衡器的優(yōu)點(diǎn)是功耗低、實(shí)現(xiàn)起來(lái)很簡(jiǎn)單、不會(huì)增大抖動(dòng)。

圖11：USB3.0的CTLE均衡器參數(shù)設(shè)置

FFE均衡器

Feed Forward Equalization均衡器(簡(jiǎn)稱FFE)是一種常見(jiàn)的模擬均衡器，如下圖12所示，由延遲電路(Delay)、乘法器、加法器組成，延遲電路的時(shí)間延遲正好是1個(gè)比特，Tap系數(shù)(tap level)是每一級(jí)乘法器(放大器)的增益，輸入信號(hào)通過(guò)每一級(jí)處理后相加得到輸出波形，即FFE均衡后的波形。

圖12：FFE均衡器示意圖

如下圖13所示為某3階FFE均衡器(3個(gè)tap)的系統(tǒng)簡(jiǎn)化示意圖，輸入信號(hào)為左上角的紅色信號(hào)，淡紫色虛線標(biāo)識(shí)的波形是理想的信號(hào)波形，由于信道使到達(dá)RX的信號(hào)惡化，均衡器的輸入信號(hào)相比理想波形，其幅度較低、上升時(shí)間與下降時(shí)間較慢。第一、二、三級(jí)乘法器的系數(shù)分別為C1=-0.3、C2=1.4、C3=-0.5。第二級(jí)乘法器的增益為1.4，可以大大提升信號(hào)的幅度，其輸出波形如下圖13粉紅色波形;第一級(jí)乘法器的系數(shù)C1=-0.3，產(chǎn)生一個(gè)負(fù)向的脈沖信號(hào)，用于補(bǔ)償信號(hào)的上升沿;第三級(jí)乘法器的系數(shù)C3=-0.5，用于補(bǔ)償信號(hào)的下降沿。三級(jí)乘法器的輸出相加后的信號(hào)為圖中的黑色波形，其幅度接近理想信號(hào)，上升、下降沿都比均衡器的輸入信號(hào)更快。FFE的均衡器的響應(yīng)很像一個(gè)高通濾波器。在這個(gè)3-tap的FFE均衡器中，第二個(gè)乘法器是用于補(bǔ)償幅度的，由于前面還有一級(jí)乘法器，所以稱為pre-cursor tap=1的FFE均衡器。在使用力科FFE均衡器參數(shù)優(yōu)化仿真時(shí)，需要輸入tap的數(shù)量和pre-cursor tap的數(shù)值，分析軟件會(huì)自動(dòng)計(jì)算出每個(gè)tap的系數(shù)。

圖13：某3-tap的FFE均衡器的簡(jiǎn)化示意圖

DFE均衡器

Decision Feedback Equalization均衡器(簡(jiǎn)稱DFE)即判決反饋均衡器，是一種廣泛使用的非線性均衡器。在眼圖醫(yī)生的高級(jí)模式下可以設(shè)置DFE均衡器的參數(shù)，也可以自動(dòng)優(yōu)化出DFE均衡器的參數(shù)。如下圖14所示為某3-tap的 DFE均衡器的示意圖。 DFE均衡器中包括了延時(shí)電路、乘法器和加法器，和FFE均衡器有些相似。不過(guò)DFE的反饋回的信號(hào)是二進(jìn)制信號(hào)，而FFE反饋的是模擬信號(hào)。在DFE均衡器仿真時(shí)，只需在眼圖醫(yī)生中輸入tap的數(shù)值，分析軟件會(huì)自動(dòng)計(jì)算出每個(gè)tap的系數(shù)。

圖14：某3-tap的DFE均衡器的簡(jiǎn)化示意圖

DFE不會(huì)放大噪聲與串?dāng)_，易于實(shí)現(xiàn)，在高速收發(fā)器芯片中非常流行。比如Altera和Xilinx的某些FPGA的收發(fā)器就集成了DFE和CTLE。

均衡器仿真的作用

對(duì)于5Gbps以上的串行鏈路，RX端通常使用了均衡器，如果用示波器在RX端測(cè)量，只能得到未均衡的信號(hào)，可能其眼圖已閉合，無(wú)法從物理層的測(cè)試手段驗(yàn)證接收端的性能。使用均衡器仿真后，可以計(jì)算出均衡后的波形、眼圖和抖動(dòng)，能進(jìn)一步驗(yàn)證真正的接收端的電氣特性。

另外，對(duì)于高速收發(fā)器芯片廠商，使用力科的均衡器仿真，可以預(yù)估某信道最適合的均衡器以及相關(guān)參數(shù)。大大加快了芯片的設(shè)計(jì)與驗(yàn)證速度。

圖15：某8.5Gbps驅(qū)動(dòng)24英寸傳輸線的均衡器優(yōu)化

在圖15中，最上面的眼圖是直接測(cè)量某8.5Gbps信號(hào)的眼圖;中間的眼圖是TX端做了6.5dB預(yù)加重后，通過(guò)24英寸微帶線的PCB后在RX端測(cè)量的眼圖，可見(jiàn)眼圖已閉合;在下方的

眼圖是接受端使用4-tap的DFE和5-tap的FFE后測(cè)量的眼圖，可見(jiàn)通過(guò)RX端均衡后，眼高達(dá)到400mV，信號(hào)質(zhì)量得到很大的改善。

結(jié)語(yǔ)

眼圖醫(yī)生提供了高速串行鏈路的發(fā)送端、信道、接收端的全方位的仿真與分析能力，改變了傳統(tǒng)的高速串行設(shè)計(jì)的研發(fā)與調(diào)試方式。配合力科30GHz帶寬的實(shí)時(shí)示波器SDA830Zi，可以實(shí)現(xiàn)當(dāng)前流行的10G信號(hào)的信道仿真、均衡仿真、以及全面的測(cè)量與分析。

審核編輯：湯梓紅