FPGA浮點數(shù)轉(zhuǎn)化為定點數(shù)方法

FPGA浮點轉(zhuǎn)定點運算、除法轉(zhuǎn)乘法運算以及運算誤差分析

FPGA在常規(guī)運算時不能進行浮點運算，只能進行定點整型運算，在處理數(shù)據(jù)的小數(shù)乘加運算和除法運算時FPGA一般是無能為力的，其中一種常用的處理方法就是數(shù)據(jù)進行浮點到定點的轉(zhuǎn)換。

浮點數(shù)轉(zhuǎn)化為定點數(shù)一般有兩種方法：

浮點數(shù)直接乘以一個數(shù)值。浮點小數(shù)（X）到定點數(shù)據(jù)（Xq）的轉(zhuǎn)換其實很簡單，就是把浮點小數(shù)乘以一個很大的2的n次冪的數(shù)據(jù)Xq=X*2^n，來把小數(shù)轉(zhuǎn)化為整數(shù)，然后再進行數(shù)據(jù)的乘加運算，運算結(jié)果通過移位來得到實際對應(yīng)的理論數(shù)據(jù)結(jié)果。

直接把浮點數(shù)轉(zhuǎn)化為有符號的二進制小數(shù)用SxQn來表示，然后進行乘加運算，運算結(jié)果通過移位來得到實際對應(yīng)的理論數(shù)據(jù)結(jié)果。

通過上述兩種方法運算能完成浮點到定點乘加運算的結(jié)果，但是上述兩種方法存在一定的問題：

存在浮點小數(shù)（X）進行整數(shù)轉(zhuǎn)化定點數(shù)據(jù)（Xq）后依然還是一個小數(shù)的情況。

浮點數(shù)轉(zhuǎn)化為二進制數(shù)存在數(shù)據(jù)位寬激增情況，使得SxQn的數(shù)據(jù)位寬變大。

數(shù)據(jù)運算存在一定的截位誤差，這部分誤差只能減小而不能消除。

浮點到定點數(shù)據(jù)轉(zhuǎn)化后數(shù)據(jù)位寬變大，占用邏輯資源增加。

在實際使用時由于直接把浮點數(shù)轉(zhuǎn)化為有符號的二進制小數(shù)用SxQn來表示這種方法局限性較多，近而大都采用浮點數(shù)直接乘以一個數(shù)值這種方式，但是這種方式使用時需要注意截位誤差和量化誤差。

第一種浮點數(shù)直接乘以一個數(shù)值方法具體過程如下：

浮點數(shù)（x）轉(zhuǎn)換為定點數(shù)（xq）：xq=（int）x2^Q 定點數(shù)（xq）轉(zhuǎn)換浮點數(shù)（x）：x= （float）xq2^（-Q） 比如，16進制數(shù)2000H，用Q0表示就是8192;若用Q15表示，則為0.25。 下面介紹Q格式運算中Q值的確定：

（1）定點加減法：需要轉(zhuǎn)換成相同Q格式才能加減 （2）定點乘法：不同Q格式的數(shù)據(jù)相乘，相當于Q值相加 （3）定點除法：不同Q格式的數(shù)據(jù)相除，相當于Q值相減 （4）定點左移：相當于Q值增加 （5）定點右移：相當于Q值減少 比如，Q15表示的4000H（浮點數(shù)0.5）乘以Q15表示的4000H，4000H×4000H=1000 0000H，乘完之后Q值變?yōu)?5+15=30，即結(jié)果為0.01B，即為浮點數(shù)0.25。 對應(yīng)浮點數(shù)的除法運算時是把除法轉(zhuǎn)換成乘法運算來實現(xiàn)。即分子/分母（A/B）轉(zhuǎn)化為A*（1/B），這時會面臨B是固定值和變值兩種情況 1、如果B是固定值利用這種方式即可把（1/B）轉(zhuǎn)化為定點數(shù)，然后進行乘法運算，這樣計算速率較塊，且通過合理的選擇放大倍數(shù)來減小數(shù)據(jù)的誤差。 2、如果對應(yīng)B不是固定值，那么就將B變?yōu)閷?yīng)位寬的整數(shù)，然后再進行數(shù)據(jù)的乘法運算。 數(shù)據(jù)的誤差來源于浮點轉(zhuǎn)化為定點時截位和運算結(jié)果截位引起的，這里可以通過常用的截位方式來實現(xiàn)截位。 常見的截位方式有：

1、負數(shù)直接截位后+1，就是所有數(shù)都按絕對值取floor 2、Truncate：直接截位，就是正數(shù)取floor，負數(shù)按絕對值取ceil 3、Rounding：舍入截位，就是所有數(shù)按絕對值取四舍五入