0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用AXI4S接口的視頻IP細節(jié)介紹

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2022-11-14 09:15 ? 次閱讀

AXI4S視頻IP介紹及系統(tǒng)設(shè)計指南(一)

本文主要介紹使用AXI4S(AXI4-Stream)接口的視頻IP細節(jié)。

介紹

本文總結(jié)了AXI4S接口視頻協(xié)議,該協(xié)議在視頻IP中的應(yīng)用,其中AXI協(xié)議參考:

對于做過BT.1120總線的,這部分學(xué)習(xí)起來一點問題沒有,只不過信號名稱稍微修改了一下。

1.1 AXI4-Stream 信號接口

AXI4S攜帶實際的視頻數(shù)據(jù)(無行場消隱),由主機和從機接口驅(qū)動,如Figure 1-1所示。

caf8f954-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐1:具有多個AXI4S從(輸入)和主(輸出)接口的視頻IP

空白時段(行場消隱)、音頻數(shù)據(jù)和輔助數(shù)據(jù)包不會通過AXI4-Stream上的視頻協(xié)議傳輸。Table 1-1 和Table 1-2 中列出AXI4S接口視頻IP需要的所有信號。

Table 1-1 顯示了輸入(從)側(cè)連接器的接口信號名稱和功能。為了避免命名沖突,對于具有多個AXI4S輸入接口的IP,信號前綴s_axis_video應(yīng)該附加到s_axis_videok,其中k是各個輸入AXI4S的索引;例如,對于流0,axis_video_tvalid變?yōu)閟_axis_video0_tvalid,對于流1,變?yōu)閟_axis_video1_tvalid。

Table 1‐1:AXI4S視頻協(xié)議輸入(從機)接口信號

cb29d718-63b4-11ed-8abf-dac502259ad0.png

Table 1-2 顯示了輸出(主)側(cè)的接口信號名稱和功能。類似地,對于具有多個AXI4-Stream輸出接口的IP,信號前綴m_axis_video應(yīng)該附加到m_axis_videok 之后,其中k是各個輸出AXI4-Stream的索引;例如,對于流0,axis_video_tvalid變?yōu)閙_axis_video0_tvalid,對于流1,變?yōu)閙_axis_video1_tvalid。

Table 1‐2:AXI4S視頻協(xié)議輸出(主機)接口信號

cb40ab14-63b4-11ed-8abf-dac502259ad0.png

1.1.1 READY/VALID 握手

每當(dāng)就緒(READY)、有效(VALID)、ACLKEN和ARESETn信號在ACLK的上升沿為高電平時,就會發(fā)生有效傳輸,如Figure 1-2所示。

cb5de8a0-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐2:就緒/有效握手示例,新幀開始

在有效傳輸期間,數(shù)據(jù)僅攜帶有效視頻數(shù)據(jù)。AXI4S上的視頻不會傳輸空白時段(行場消隱)和輔助數(shù)據(jù)包。

1.1.2 幀開始信號(start of frame (SOF))

幀開始(SOF)信號通過AXI4S TUSER0信號進行物理傳輸,表示視頻場或幀的第一個像素。SOF脈沖是一個有效的事務(wù)寬度,并且必須與場或幀的第一個像素一致(Figure 1-2).SOF充當(dāng)幀同步信號,允許下游內(nèi)核重新初始化,并檢測場或幀的第一個像素。

1.1.3 行尾信號(End of Line Signal)

行尾(The end of line,EOL)信號通過AXI4S TLAST信號進行物理傳輸,表示一行的最后一個像素。EOL脈沖是一個有效的事務(wù)寬度,并且必須與掃描線的最后一個像素一致(Figure 1-3).

cb7f13fe-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐3:EOL和SOF信號的使用

1.2 數(shù)據(jù)格式

為了傳輸視頻數(shù)據(jù),數(shù)據(jù)格式對物理數(shù)據(jù)信號的邏輯信道子集進行編碼。視頻模塊之間的AXI4S接口可以有助于使用不同精度(例如,每個顏色通道8、10或12位)和/或不同格式(例如,RGB或YUV 420)以及每個數(shù)據(jù)拍不同數(shù)量的像素來傳輸視頻。

總結(jié)就是,數(shù)據(jù)格式通過AXIS接口的TDATA信號線傳輸,根據(jù)傳輸?shù)囊曨l格式改變信號線的寬度。

1.2.1 AXI4-Stream 特定參數(shù)

視頻IP配置參數(shù)在第3章的IP參數(shù)化中描述。AXI4S接口視頻協(xié)議的具體參數(shù)在Table 1-3中列出。

Table 1‐3:AXI4-Stream 特定參數(shù)化

cbb17628-63b4-11ed-8abf-dac502259ad0.png

C_tk_AXIS_TDATA_WIDTH參數(shù)確定AXI4S接口tk上可變寬度接口信號TDATA的寬度,其中接口類型t可以具有指定主或從接口的值[m,s],而可選整數(shù)k指定接口ID。通常,C_tk_AXIS_TDATA_WIDTH是分量數(shù)據(jù)寬度、每個數(shù)據(jù)拍的像素/樣本數(shù)以及實際視頻格式使用的分量數(shù)的函數(shù)。

組件數(shù)據(jù)寬度的推薦參數(shù)名稱是C_tk_DATA_WIDTH。可選的格式參數(shù)C_tk_VIDEO_FORMAT可以幫助IP使用HDL函數(shù)確定數(shù)據(jù)中存在的顏色成分的數(shù)量。視頻IP通常在輸入接口上需要特定的格式,并且可以在IP中硬編碼顏色分量通道的數(shù)量。然而,當(dāng)C_tk_VIDEO_FORMAT(由主接口上的默認(rèn)值設(shè)置)在HDL設(shè)計中傳播到從接口時,IP源代碼可以使用斷言執(zhí)行DRC,以確保AXI4S視頻接口由以預(yù)期格式編碼的視頻驅(qū)動。

1.2.1 編碼

數(shù)據(jù)位使用[N-1:0]位編號慣例(N-1至0)表示。數(shù)據(jù)的隱式子字段的組成部分應(yīng)該緊密地打包在一起;例如,DW=10位RGB數(shù)據(jù)打包成30位。如有必要,打包后的數(shù)據(jù)字應(yīng)使用最高有效位(msb)進行零填充,使數(shù)據(jù)寬度使是8的倍數(shù)整數(shù),如Figure 1-4所示。

cbcf6520-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐4:多像素TDATA的視頻數(shù)據(jù)填充

不同格式的詳細表示在Table 1-4中列出,其中DW = C_DATA_WIDTH,VF = C_VIDEO_FORMAT。

Table 1‐4:C_tk_MAX_SAMPLES_PER_CLOCK =1的視頻格式代碼和數(shù)據(jù)表示

cbeacc8e-63b4-11ed-8abf-dac502259ad0.png

注:對于42和40格式中的任何一種,Cb(或U)和Cr(或V)樣本被分割到兩個數(shù)據(jù)拍上,但只能在每個時鐘一個樣本的模式下進行。第一個數(shù)據(jù)拍保持Cb(或U);第二個數(shù)據(jù)拍保持Cr(或V)。換句話說,幀的第一個有效像素包含[Cb0:Y0],下一個像素包含[Cr0:Y1]。40格式在42格式的基礎(chǔ)上增加了垂直子采樣,這是通過省略每隔一行的色度數(shù)據(jù)在AXI4-Stream上的視頻中實現(xiàn)的(和BT.1120完全類似)。

注:拜耳傳感器數(shù)據(jù)也稱為原始數(shù)據(jù),一般為RAW8/RAW10/RAW12/RAW14/RAW16等格式。

1.2.1.1 多個像素編碼-靜態(tài)TDATA配置

當(dāng)AXI4S攜帶多個樣本/像素時,像素應(yīng)該從最低有效位(LSB)打包到MSB,例如,最低有效像素應(yīng)該對應(yīng)于掃描線中最左邊的像素,或者對應(yīng)于時間上最早捕獲的像素。例如,如果每個數(shù)據(jù)拍發(fā)送4個樣本/像素,則第一個樣本位于最低有效位,第四個樣本位于最高有效位。

當(dāng)使用AXI4-Stream上的視頻協(xié)議傳輸多個像素或樣本時,與各個像素相關(guān)的顏色分量按照下式排列,Table 1-5給出了用于傳輸視頻模式0、1、2、3、12的兩個像素的例子。像素數(shù)據(jù)被連續(xù)打包,像素之間沒有任何填充。當(dāng)N*DW不是8的倍數(shù)整數(shù)時,視頻數(shù)據(jù)在msb上補零,如Figure 1-5所示。

如果行大小不能被每個數(shù)據(jù)拍的像素/樣本數(shù)整除,則行的最后一拍應(yīng)使用LSB。然后,該行最后一個數(shù)據(jù)拍的msb中未使用的像素應(yīng)補零。

cc40bc7a-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐5:TDATA的視頻數(shù)據(jù)填充 Table 1‐5:視頻格式代碼和數(shù)據(jù)表示

cc6542c0-63b4-11ed-8abf-dac502259ad0.png

1.2.1.2 多像素編碼動態(tài)TDATA配置

對于視頻IP可以動態(tài)改變顏色分量寬度、視頻格式或每個數(shù)據(jù)拍的像素/樣本數(shù)量的應(yīng)用,像素和分量應(yīng)該保持在由用于實例化的通用參數(shù)確定的靜態(tài)位置。例如,如果只有一個像素通過支持每個數(shù)據(jù)拍最多兩個像素的接口傳輸,則樣本/像素應(yīng)該與最低有效像素位置對齊。同樣,如果每個器件只有8位通過為每個器件產(chǎn)生的10位接口傳輸,則有效位應(yīng)MSB對齊,LSB用零填充。

Figure 1-6 和 Figure 1-9中顯示了三個示例。

重要提示:盡管本規(guī)范支持動態(tài)更改每個數(shù)據(jù)拍的像素/樣本數(shù),但不建議這樣做,因為并非所有IP都支持此功能。

cc816f72-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐6:每個數(shù)據(jù)拍一個像素,每個器件8位,每個數(shù)據(jù)拍兩個像素,每個器件總線10位

cc9b2430-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐7:每個數(shù)據(jù)拍2個像素,每個器件8位,每個數(shù)據(jù)拍2個像素,每個器件總線10位

Figure 1-8.捕獲RGB888(具有三個分量的像素,分量寬度為8)。

ccc33d76-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐8:每個數(shù)據(jù)拍兩個像素,每個分量八位(RGB888,VF碼2),每個數(shù)據(jù)拍兩個像素,每個分量總線14位

注意事項:

每個G、B、R元件位于14位空間,MSB對齊。

Figure 1-9.捕獲RAW14(具有單個組件的像素,組件寬度為14)。

cce1a11c-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐9:每個數(shù)據(jù)拍兩個像素,每個元件14位(RAW14,VF代碼12),每個數(shù)據(jù)拍兩個像素,每個元件總線14位

注意事項:

雖然RAW14可能僅使用較低的28位,但完整的AXI4S接口仍然是88位,因為在處理動態(tài)TDATA時,如果需要,它必須能夠以每種顏色完整的14位切換到RGB。下游邏輯必須意識到這一點,并應(yīng)提供適當(dāng)?shù)目偩€接口,然后在內(nèi)部丟棄不使用的位。

比較Figure 1-8 和Figure 1-9中的兩種數(shù)據(jù)類型組件寬度,RAW14,VF Code 2數(shù)據(jù)類型具有14位組件和RGB888 (VF Code 2) 8位組件。

因此,RGB888元件在14位元件總線上以MSB對齊、LSB補零的方式放置。此外,RAW14像素緊密地封裝在一起。

1.2.2 多像素編碼示例

AXI4S視頻接口支持每時鐘雙像素或四像素,對于RGB、YUV444和YUV420色彩空間,每個分量有8位、10位、12位和16位。當(dāng)參數(shù)“每個組件的最大位數(shù)”設(shè)置為16時,F(xiàn)igure 1-10 顯示了完全符合AXI4S視頻協(xié)議的每時鐘四像素數(shù)據(jù)格式。

cd038bf6-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐10:四像素數(shù)據(jù)格式(每個分量的最大位數(shù)= 16)

每時鐘雙像素的數(shù)據(jù)格式完全兼容AXI4S視頻協(xié)議,如Figure 1-11所示。

cd3111c0-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐11:雙像素數(shù)據(jù)格式(每個組件的最大位數(shù)= 16)

當(dāng)參數(shù)“每個分量的最大比特數(shù)”設(shè)置為12時,每個分量的實際比特數(shù)大于12的視頻格式將被截斷為每個分量的最大比特數(shù)。剩余的最低有效位被丟棄。如果每個器件的實際位數(shù)小于Vivado IDE中設(shè)置的每個器件的最大位數(shù),則所有位都以MSB對齊方式傳輸,其余LSB位以0填充。這適用于所有每個組件的最大位數(shù)設(shè)置。

舉例來說,當(dāng)每個組件的最大比特數(shù)被設(shè)置為12時,F(xiàn)igure 1-12 顯示了完全符合AXI4S視頻協(xié)議的每時鐘四像素數(shù)據(jù)格式。

完全兼容的每時鐘雙像素AXI4S視頻協(xié)議的數(shù)據(jù)格式如Figure 1-13所示。

cd6135da-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐12: 四像素數(shù)據(jù)格式(每個分量的最大位數(shù)= 12)

cd84162c-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐13:雙像素數(shù)據(jù)格式(每個組件的最大位數(shù)= 12)

當(dāng)參數(shù)“每個分量的最大比特數(shù)”設(shè)置為12時,每個分量的實際比特數(shù)大于12的視頻格式將被截斷為每個分量的最大比特數(shù)。剩余的最低有效位被丟棄。如果每個器件的實際位數(shù)小于Vivado IDE中設(shè)置的每個器件的最大位數(shù),則所有位都以MSB對齊方式傳輸,其余LSB位以0填充。這適用于所有每個組件的最大位數(shù)設(shè)置。

Table 1‐6:每個組件支持的最大位數(shù)

cdc8b48a-63b4-11ed-8abf-dac502259ad0.png

舉例來說,當(dāng)每個組件的最大比特數(shù)被設(shè)置為12時,F(xiàn)igure 1-14 顯示了完全符合AXI4S視頻協(xié)議的每時鐘四像素數(shù)據(jù)格式。完全兼容的每時鐘雙像素AXI4S視頻協(xié)議的數(shù)據(jù)格式如Figure 1-15所示。

cde4a76c-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐14: 四像素數(shù)據(jù)格式(每個分量的最大位數(shù)= 12)

ce075032-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐15:雙像素數(shù)據(jù)格式(每個組件的最大位數(shù)= 12)

視頻接口還可以傳輸YUV420色彩空間中的四像素和雙像素。

類似地,對于YUV 40深色(10、12或16位),數(shù)據(jù)表示是相同的。唯一的區(qū)別是每個組件攜帶更多的位(10、12和16)。當(dāng)使用AXI4-Stream傳輸時,數(shù)據(jù)表示需要符合UG934中定義的協(xié)議。借助重新映射功能,相同的原生視頻數(shù)據(jù)將被轉(zhuǎn)換為AXI4S格式,如Figure 1-16所示。40格式在42格式的基礎(chǔ)上增加了垂直子采樣,這是通過省略每隔一行的色度數(shù)據(jù)在AXI4-Stream上的視頻中實現(xiàn)的。

ce5205e6-63b4-11ed-8abf-dac502259ad0.png

Figure 1‐16: YUV 40 AXIS流視頻數(shù)據(jù)(每時鐘雙像素)

注意:對于RGB/YUV444/YUV422,視頻數(shù)據(jù)直接從AXI4S映射到原生視頻接口,沒有任何行緩沖。因此,F(xiàn)igure 1-12 到Figure 1-15 通常表示AXI4S和本地視頻的數(shù)據(jù)接口。圖中省略了控制信號。

該子系統(tǒng)利用配置參數(shù)、每個元件的最大位數(shù)和每個時鐘的像素數(shù),提供了構(gòu)建系統(tǒng)的充分靈活性。設(shè)置這些參數(shù),以便目標(biāo)設(shè)備支持視頻時鐘和鏈路時鐘。例如,當(dāng)選擇每時鐘雙像素時,與每時鐘四像素設(shè)計相比,AXI4S視頻需要以更高的時鐘速率運行。在這種情況下,系統(tǒng)更難滿足定時要求。因此,對于旨在發(fā)送更高視頻分辨率的設(shè)計,建議使用每時鐘四像素數(shù)據(jù)映射。

某些視頻分辨率(例如720p60)的水平定時參數(shù)(1650)不是4的倍數(shù)。在這種情況下,必須選擇每時鐘雙像素數(shù)據(jù)映射。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 連接器
    +關(guān)注

    關(guān)注

    98

    文章

    14245

    瀏覽量

    135982
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8465

    瀏覽量

    150751

原文標(biāo)題:1.2 數(shù)據(jù)格式

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP 核和 NVMe AXI IP 核。 ? ALIN
    的頭像 發(fā)表于 10-30 17:39 ?200次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe <b class='flag-5'>AXI</b> <b class='flag-5'>IP</b> 核

    使用dp接口播放4K視頻的技巧

    在數(shù)字時代,4K視頻已經(jīng)成為家庭娛樂和專業(yè)領(lǐng)域中越來越常見的格式。4K視頻提供了比傳統(tǒng)1080p視頻更高的分辨率和更豐富的
    的頭像 發(fā)表于 10-30 13:56 ?161次閱讀

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
    的頭像 發(fā)表于 10-28 10:46 ?135次閱讀
    AMBA <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>協(xié)議概述

    Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用
    的頭像 發(fā)表于 07-18 09:17 ?452次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機控制器,<b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>高性能版本<b class='flag-5'>介紹</b>

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    S2MM_xx將視頻數(shù)據(jù)緩存至DDR,MM2S_xx將視頻數(shù)據(jù)從DDR中取出。 編輯 圖 36 編輯 圖 37 VDMA IP核具
    發(fā)表于 07-12 17:24

    SoC設(shè)計中總線協(xié)議AXI4AXI3的主要區(qū)別詳解

    AXI4AXI3是高級擴展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設(shè)計中的總線協(xié)議,用于處理器和其它外設(shè)之間的高速數(shù)據(jù)傳輸。
    的頭像 發(fā)表于 05-10 11:29 ?5863次閱讀
    SoC設(shè)計中總線協(xié)議<b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區(qū)別詳解

    FPGA通過AXI總線讀寫DDR3實現(xiàn)方式

    AXI總線由一些核心組成,包括AXI主處理器接口AXI4)、AXI處理器到協(xié)處理器接口
    發(fā)表于 04-18 11:41 ?1198次閱讀

    8路SDI/HDMI/MIPI/PCIe-DMA音視頻采集,V4L2驅(qū)動應(yīng)用介紹

    配置下,支持8路FHD(1920x1080p)@30Hz的采集與顯示5 用戶接口1.8路AXI4-Stream或FIFO視頻采集接口2.8路AXI4
    發(fā)表于 03-13 13:59

    Xilinx FPGA NVMe主機控制器IP,高性能版本介紹應(yīng)用

    獨立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller
    發(fā)表于 03-09 13:56

    Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP,高性能應(yīng)用介紹

    32?每個DMA引擎支持DMA Ring緩沖,Ring緩沖深度和個數(shù)可配置?RDMA的超低延時和超低抖動性?H2C DMA支持視頻顯示定時時序輸入控制?AXI4-Lite Master接口允許PCIe通信繞過
    發(fā)表于 03-07 13:54

    PCIe-AXI-Cont用戶手冊

    Transaction layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個高性能,易于使用,可定制化的PCIe-AXI互連解決方案,同時適用于ASIC和FPGA。
    發(fā)表于 02-22 09:15 ?3次下載

    AMBA總線之AXI設(shè)計的關(guān)鍵問題講解

    首先我們看一下針對AXI接口IP設(shè)計,在介紹之前我們先回顧一下AXI所具有的一些feature。
    的頭像 發(fā)表于 02-20 17:12 ?1578次閱讀
    AMBA總線之<b class='flag-5'>AXI</b>設(shè)計的關(guān)鍵問題講解

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)
    的頭像 發(fā)表于 02-18 11:27 ?831次閱讀
    Xilinx FPGA NVMe控制器,NVMe Host Controller <b class='flag-5'>IP</b>

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因為這個協(xié)議在SoC、IC設(shè)計中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?2096次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b>協(xié)議的基本<b class='flag-5'>介紹</b>

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。
    的頭像 發(fā)表于 11-23 16:03 ?2294次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator