0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP 核

FPGA技術(shù)專欄 ? 來(lái)源:FPGA技術(shù)專欄 ? 作者:FPGA技術(shù)專欄 ? 2024-10-30 17:39 ? 次閱讀

在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求,芯驛電子 ALINX 推出全新 IP 核產(chǎn)品,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供高帶寬、低延遲的解決方案。發(fā)布的第一批 IP 核包括 10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP 核和 NVMe AXI IP 核。

ALINX 發(fā)布的 10GbE TCP/IP 協(xié)議棧 IP 核,能夠?qū)崿F(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的完整協(xié)議棧,支持高達(dá) 9000 字節(jié)的 MTU,特別適用于需要大規(guī)模數(shù)據(jù)傳輸和實(shí)時(shí)視頻處理的應(yīng)用場(chǎng)景。

10GbE TCP/IP 協(xié)議棧 IP 核注重?cái)?shù)據(jù)傳輸?shù)目煽啃?,具備完整?TCP 傳輸控制機(jī)制,包括流量控制、重傳和保序,以確保數(shù)據(jù)的完整性和準(zhǔn)確性。支持最多兩條TCP 連接的設(shè)計(jì)使其能夠在數(shù)據(jù)庫(kù)同步、文件傳輸?shù)葢?yīng)用中提供強(qiáng)勁穩(wěn)定的傳輸性能。

ALINX 發(fā)布的 NVMe AXI IP 核,專注于加速存儲(chǔ)訪問(wèn),通過(guò) PCIe 接口連接外部 NVMe SSD,支持自動(dòng)鏈路初始化和 3000MB/s 的讀寫(xiě)速率,充分滿足高性能存儲(chǔ)應(yīng)用的需求。該 IP 核便于集成到 Xilinx 架構(gòu)中,在數(shù)據(jù)中心和高性能計(jì)算應(yīng)用中大幅提升存儲(chǔ)效率。

憑借高效的設(shè)計(jì)和完備的技術(shù)支持服務(wù),芯驛電子 ALINX 的 IP 核將幫助客戶在復(fù)雜的計(jì)算和存儲(chǔ)環(huán)境中實(shí)現(xiàn)性能優(yōu)化與快速部署,推動(dòng)企業(yè)在競(jìng)爭(zhēng)激烈的市場(chǎng)中持續(xù)創(chuàng)新與突破。

以下為產(chǎn)品特性介紹,完整用戶手冊(cè)請(qǐng)聯(lián)系銷(xiāo)售工程師獲取。

10GbE TCP/IP協(xié)議棧IP核

wKgaomch_neAR6kfAADEBVG6ueo794.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、TCP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

作為 TCP 的 server,響應(yīng) client 的建聯(lián)請(qǐng)求、斷聯(lián)請(qǐng)求,也可主動(dòng)發(fā)起斷聯(lián)請(qǐng)求

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,但只維護(hù)一個(gè)業(yè)務(wù)所用的 ARP 表

ARP 表未建立時(shí),不響應(yīng)建聯(lián)請(qǐng)求

ARP 表已建立時(shí),接受到配置的 TCP 監(jiān)聽(tīng)請(qǐng)求后才會(huì)響應(yīng)建聯(lián)請(qǐng)求

10Gps 以太網(wǎng)連接,支持 TCP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 10G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

TCP 數(shù)據(jù)報(bào)文的發(fā)送、接收、應(yīng)答及心跳包的維護(hù)

TCP 傳輸中保序、重傳、確認(rèn)、快重傳

TCP 傳輸中基于接收和發(fā)送窗口的流量控制

TCP 建聯(lián)后,接收到客戶端 RST 報(bào)文時(shí),直接斷開(kāi)連接

最多支持兩條 TCP 連接

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 156.25MHz,10Gps 數(shù)據(jù)總線寬度 64 bit

TCP_IP 協(xié)議棧 IP core 內(nèi)部數(shù)據(jù)為 8Bytes 對(duì)齊處理

應(yīng)用場(chǎng)景

各類需要高速數(shù)據(jù)傳輸、高吞吐量的網(wǎng)絡(luò)通信應(yīng)用場(chǎng)景:

數(shù)據(jù)中心與云計(jì)算

4K/8K 視頻傳輸與處理

高性能嵌入式系統(tǒng)

網(wǎng)絡(luò)測(cè)試設(shè)備與網(wǎng)絡(luò)監(jiān)測(cè)

10GbE UDP協(xié)議棧IP核

wKgZomch_lyARQYKAADUjnb50hQ234.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,可以緩存 10 個(gè) ARP 表

ARP 表未建立時(shí),不會(huì)發(fā)送 UDP 數(shù)據(jù)包

10Gps 以太網(wǎng)連接,支持 UDP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 10G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 156.25MHz,10Gbps 數(shù)據(jù)總線寬度 64 bit

40GbE UDP協(xié)議棧IP核

wKgaomch_j-AL2hlAADUSaAF8AQ099.png

產(chǎn)品特性

根據(jù) OSI 分層模型實(shí)現(xiàn)符合 IEEE802.3 標(biāo)準(zhǔn)的 ARP、IPV4、ICMP、UDP 協(xié)議棧

支持 ARP,用于獲取或發(fā)送 MAC 地址

支持 ICMP,用于響應(yīng) Ping 命令

ARP 報(bào)文應(yīng)答支持所有來(lái)查詢的應(yīng)答,可以緩存 10 個(gè) ARP 表

ARP 表未建立時(shí),不會(huì)發(fā)送 UDP 數(shù)據(jù)包

40Gbps 以太網(wǎng)連接,支持 UDP,IP 的校驗(yàn)和的產(chǎn)生與校驗(yàn),CRC 由 MACIP 計(jì)算產(chǎn)生

基于 Xilinx 40G MAC IP 開(kāi)發(fā),支持最大 MTU 高達(dá) 9000 Bytes,最小 64 Bytes 的數(shù)據(jù)傳輸

用戶接口為 AXI4stream 接口,協(xié)議棧利用 MACIP 產(chǎn)生的時(shí)鐘 312.5MHz,40Gbps 數(shù)據(jù)總線寬度 256 bit

應(yīng)用場(chǎng)景

大規(guī)模數(shù)據(jù)中心和云計(jì)算

媒體和娛樂(lè)領(lǐng)域?qū)崟r(shí)視頻處理與傳輸

大規(guī)模 AI機(jī)器學(xué)習(xí)集群

工業(yè)物聯(lián)網(wǎng)和自動(dòng)化

科研、醫(yī)療成像、基因測(cè)序等

NVMe AXI IP

wKgaomch_hOAOsXgAAC4qOjr_ko262.png

產(chǎn)品特性

實(shí)現(xiàn)不依靠 CPU 通過(guò) PCIe 訪問(wèn)外部?jī)?nèi)存 NVMe SSD

支持命令:Identify, Write, Read, and Flush

支持 PCIe Gen 1.0,2.0,3.0,4.0

兼容 NVM Express 1.4 協(xié)議

自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊

自動(dòng)的提交和完成命令

支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令

基于 PCIe3.0 X4 讀寫(xiě)速率均可達(dá)到 3000MB/s

MPSMIN(最小內(nèi)存頁(yè)傳輸大小):4Kbyte

MDTS(最大數(shù)據(jù)傳輸大小):至少 128Kbyte 或者沒(méi)有限制

LBA 單元:512 字節(jié)或者 4096 字節(jié)

NVMe IP 支持兩個(gè)版本,包括 AXI FULL 版本和 AXI Stream 版本

實(shí)現(xiàn)的參考設(shè)計(jì):XCZU19EG+FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)

應(yīng)用場(chǎng)景

智能監(jiān)控

醫(yī)療設(shè)備

工業(yè)自動(dòng)化


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21616

    瀏覽量

    601120
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    326

    瀏覽量

    49370
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?92次閱讀
    Vivado中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    電子ALINX推出全新IP產(chǎn)品線

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求,電子 ALINX 推出全新
    的頭像 發(fā)表于 10-30 11:53 ?139次閱讀
    <b class='flag-5'>芯</b><b class='flag-5'>驛</b><b class='flag-5'>電子</b><b class='flag-5'>ALINX</b><b class='flag-5'>推出</b><b class='flag-5'>全新</b><b class='flag-5'>IP</b><b class='flag-5'>核</b><b class='flag-5'>產(chǎn)品線</b>

    Xilinx DDS IP的使用和參數(shù)配置

    用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來(lái)說(shuō)很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒(méi)有直接使用官方提供的IP來(lái)的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP
    的頭像 發(fā)表于 10-25 16:54 ?186次閱讀
    Xilinx DDS <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用和參數(shù)配置

    如何申請(qǐng)xilinx IP的license

    在使用FPGA的時(shí)候,有些IP是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?136次閱讀
    如何申請(qǐng)xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    FPGA的IP使用技巧

    FPGA的IP使用技巧主要包括以下幾個(gè)方面: 理解IP的概念和特性 : IP是指用硬
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用,適宜的IP核對(duì)開(kāi)發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫(kù)的概念相似。IP即電路功能模塊,用戶可以直接
    發(fā)表于 04-29 21:01

    高性能NVMe主機(jī)控制器,Xilinx FPGA NVMe Host Accelerator IP

    獨(dú)立的數(shù)據(jù)寫(xiě)入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller IP
    發(fā)表于 04-10 22:55

    Xilinx FPGA高性能NVMe SSD主機(jī)控制器,NVMe Host Controller IP

    獨(dú)立的數(shù)據(jù)寫(xiě)入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller IP
    發(fā)表于 03-27 17:23

    Xilinx FPGA NVMe Host Controller IP,NVMe主機(jī)控制器

    獨(dú)立的數(shù)據(jù)寫(xiě)入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller IP
    發(fā)表于 02-21 10:16

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU和外部存儲(chǔ)器,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫(xiě)入AXI4-Stream/F
    的頭像 發(fā)表于 02-18 11:27 ?822次閱讀
    Xilinx FPGA <b class='flag-5'>NVMe</b>控制器,<b class='flag-5'>NVMe</b> Host Controller <b class='flag-5'>IP</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的IP
    的頭像 發(fā)表于 12-05 15:05 ?1450次閱讀

    FPGA新IP學(xué)習(xí)的正確打開(kāi)方式

    本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯 FPGA開(kāi)發(fā)過(guò)程中,利用各種IP,可以快速完成功能開(kāi)發(fā),不需要花費(fèi)大量時(shí)間重復(fù)造輪子。 當(dāng)我們面對(duì)使用新IP
    發(fā)表于 11-17 11:09

    LCD的通用驅(qū)動(dòng)電路IP設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《LCD的通用驅(qū)動(dòng)電路IP設(shè)計(jì).doc》資料免費(fèi)下載
    發(fā)表于 11-15 11:15 ?1次下載
    LCD的通用驅(qū)動(dòng)電路<b class='flag-5'>IP</b><b class='flag-5'>核</b>設(shè)計(jì)

    首次亮相ICCAD 傳智科技詮釋IP創(chuàng)新實(shí)力

    ? 11月10日-11日,中國(guó)集成電路設(shè)計(jì)業(yè)2023年會(huì)暨廣州集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇(ICCAD 2023)在廣州成功舉辦。國(guó)內(nèi)一流的子系統(tǒng)IP及SoC解決方案提供商傳智科技攜最新產(chǎn)
    發(fā)表于 11-13 16:33 ?346次閱讀
    首次亮相ICCAD 傳智<b class='flag-5'>驛</b><b class='flag-5'>芯</b>科技詮釋<b class='flag-5'>IP</b>創(chuàng)新實(shí)力

    HDLC協(xié)議IP的設(shè)計(jì)與實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《HDLC協(xié)議IP的設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 11-08 15:45 ?2次下載
    HDLC協(xié)議<b class='flag-5'>IP</b><b class='flag-5'>核</b>的設(shè)計(jì)與實(shí)現(xiàn)