為什么IBIS建模對(duì)設(shè)計(jì)成功至關(guān)重要

作者：Jermaine Lim and Keith Francisco-Tapan

什么是IBIS模型？

IBIS 代表 輸入/輸出緩沖器信息規(guī)范。它表示IC供應(yīng)商提供給其客戶以用于高速設(shè)計(jì)仿真的器件數(shù)字引腳的特性或行為。這些模型使用IBIS開放論壇指定的參數(shù)模擬設(shè)備的I/O行為，IBIS開放論壇是一個(gè)管理和更新IBIS模型規(guī)范和標(biāo)準(zhǔn)的行業(yè)組織。IBIS模型通過表格電壓-電流和電壓-時(shí)間信息使用ASCII文本文件格式。它們不包含專有數(shù)據(jù)，因?yàn)镮C原理圖設(shè)計(jì)信息（例如晶體管尺寸、緩沖器原理圖設(shè)計(jì)中使用的器件模型參數(shù)和電路）不會(huì)在模型中顯示。此外，大多數(shù)EDA供應(yīng)商都支持IBIS模型，并且可以在大多數(shù)行業(yè)范圍內(nèi)的平臺(tái)上運(yùn)行。

為什么使用IBIS模型？

想象一下，一個(gè)IC被測(cè)試了，它通過了。然后使用該IC設(shè)計(jì)電路板，然后立即批準(zhǔn)制造。電路板制造后，電路板性能失效，故障是由一些信號(hào)完整性問題引起的，這些問題導(dǎo)致串?dāng)_、信號(hào)過沖/下沖或阻抗不匹配引起的反射。你認(rèn)為接下來會(huì)發(fā)生什么？當(dāng)然，這些板必須重新設(shè)計(jì)和重新制造。在這一點(diǎn)上，時(shí)間被浪費(fèi)了，成本上升了——這一切都是因?yàn)闆]有執(zhí)行一個(gè)非常重要的階段：預(yù)仿真。在這個(gè)階段，系統(tǒng)設(shè)計(jì)人員在構(gòu)建電路板之前使用仿真模型來驗(yàn)證其設(shè)計(jì)的信號(hào)完整性。SPICE和IBIS等仿真模型現(xiàn)已被廣泛開發(fā)用于仿真，以幫助系統(tǒng)設(shè)計(jì)人員在預(yù)仿真階段預(yù)見信號(hào)完整性問題，從而在制造之前解決這些問題。此階段有助于減少電路板在測(cè)試期間發(fā)生故障的可能性。

歷史

在 1990 年代，隨著個(gè)人計(jì)算機(jī)的日益普及，英特爾開始為其工作頻率高達(dá) 33 MHz 的低功耗 ASIC 開發(fā)新的 I/O 總線。有必要確保信號(hào)完整性不受影響，這激發(fā)了IBIS的創(chuàng)建。由 Donald Telian 領(lǐng)導(dǎo)的一個(gè)團(tuán)隊(duì)提出了為 I/O 緩沖區(qū)創(chuàng)建信息表的想法，并將這些信息用于測(cè)試英特爾的主板。很快，它還與客戶分享了這些板材，用于他們的電路板設(shè)計(jì)，但沒有提供任何專有信息。為了能夠?qū)⑿畔募堎|(zhì)電子表格可靠地傳輸?shù)娇蛻舻哪M器，英特爾決定與 EDA 供應(yīng)商和其他計(jì)算機(jī)制造商合作。IBIS開放論壇的創(chuàng)建是為了幫助標(biāo)準(zhǔn)化基于文本的機(jī)器可讀緩沖區(qū)信息格式。IBIS 最初稱為英特爾緩沖區(qū)信息表，后來更改為 I/O 緩沖區(qū)信息規(guī)范。IBIS 1.0版本于1993年發(fā)布。從那時(shí)起，IBIS開放論壇繼續(xù)推廣IBIS，提供工具和文檔，并改進(jìn)標(biāo)準(zhǔn)以增加專業(yè)領(lǐng)域的功能。2019年，IBIS版本7.0獲得批準(zhǔn)。這表明IBIS正在不斷進(jìn)步并滿足技術(shù)的新需求。?

IBIS模型是如何生成的？

IBIS模型通常對(duì)器件的接收器和驅(qū)動(dòng)器緩沖器行為進(jìn)行建模，而不會(huì)泄露專有過程信息。這是通過提取標(biāo)準(zhǔn)IBIS緩沖元素的行為并以表格形式通過V-I和V-t數(shù)據(jù)表示來實(shí)現(xiàn)的。

在生成IBIS模型時(shí)，數(shù)據(jù)收集通常是開發(fā)過程的第一步。圖1顯示了生成IBIS模型的三個(gè)主要階段。

圖1.IBIS模型生成過程。

數(shù)據(jù)收集

為IBIS模型收集數(shù)據(jù)有兩種方法：

模擬方法

這種方法需要訪問器件的設(shè)計(jì)原理圖、數(shù)據(jù)手冊(cè)和集總RLC封裝寄生效應(yīng)。

工作臺(tái)測(cè)量方法

這種方法需要實(shí)際單元和/或評(píng)估板、數(shù)據(jù)手冊(cè)和集總RLC封裝寄生效應(yīng)。

圖2顯示了IBIS模型中描述的四個(gè)主要元素/組件的圖表。

圖2.IBIS模型關(guān)鍵字圖。

連接到引腳的兩個(gè)二極管負(fù)責(zé)在輸入超出工作范圍或功率箝位基準(zhǔn)的緩沖器限值（通常為 VDD，以及接地鉗參考，通常為接地或 –VDD，具體取決于其設(shè)計(jì)操作方式。這些二極管用作ESD箝位保護(hù)，并根據(jù)需要導(dǎo)通，而上拉和下拉元件負(fù)責(zé)緩沖器在高電平和低電平狀態(tài)下的驅(qū)動(dòng)行為。因此，上拉和下拉數(shù)據(jù)是在緩沖器處于工作模式時(shí)獲取的。

這四個(gè)主要元素在模型中以電壓與電流 （V-I） 數(shù)據(jù)的形式表示，在關(guān)鍵字 [功率鉗]、[GND 鉗位]、[上拉] 和 [下拉] 下。I/O緩沖器的開關(guān)行為在模型中也以電壓隨時(shí)間變化（V-t）數(shù)據(jù)的形式表示。

電壓-電流行為關(guān)鍵字

[電源箝位]表示數(shù)字I/O引腳的電源箝位ESD保護(hù)二極管在高阻抗?fàn)顟B(tài)下相對(duì)于功率箝位基準(zhǔn)電壓源的V-I行為。

[GND箝位]表示數(shù)字I/O引腳的接地箝位ESD保護(hù)二極管在高阻抗?fàn)顟B(tài)下相對(duì)于接地箝位基準(zhǔn)電壓源的V-I行為。

[上拉]表示I/O緩沖器的上拉元件在驅(qū)動(dòng)高電平時(shí)相對(duì)于上拉基準(zhǔn)電壓源的V-I行為。

[下拉]表示I/O緩沖器的下拉組件在驅(qū)動(dòng)低電平時(shí)相對(duì)于下拉基準(zhǔn)電壓源的V-I行為。

這些關(guān)鍵字的數(shù)據(jù)是在 –V 的建議電壓范圍內(nèi)獲取的DD至 2 × VDD，以及三個(gè)不同的角落：典型、最小和最大。典型角表示緩沖器在標(biāo)稱電壓、標(biāo)稱過程和標(biāo)稱溫度下工作時(shí)的行為。最小轉(zhuǎn)折表示緩沖器在CMOS的最小電壓、最弱工藝和最高工作結(jié)溫/BJT的最低工作結(jié)溫下工作時(shí)的行為。最大轉(zhuǎn)折表示緩沖器在CMOS的最大電壓、最強(qiáng)工藝和最低工作結(jié)溫/BJT的最高工作結(jié)溫下工作時(shí)的行為。

對(duì)于引腳中掃描的每個(gè)電壓，測(cè)量其相應(yīng)的電流，從而獲得IBIS規(guī)范在緩沖器建模時(shí)所需的電壓-電流行為。這四條V-I曲線在三個(gè)角處的波形示例如圖3所示。

圖3.（a） 功率鉗位數(shù)據(jù)、（b） 接地鉗位數(shù)據(jù)、（c） 上拉數(shù)據(jù)和 （d） 下拉數(shù)據(jù)的 V-I 曲線樣本波形。

切換行為

除了V-I數(shù)據(jù)外，I/O緩沖器的開關(guān)行為（以上升（低到高輸出轉(zhuǎn)換）和下降（從高到低輸出轉(zhuǎn)換）波形的形式也包含在V-t數(shù)據(jù)表中。該數(shù)據(jù)是用連接到輸出的負(fù)載測(cè)量的。使用的負(fù)載通常為50 Ω，以表示典型的傳輸線特性阻抗。此外，最好還是使用輸出緩沖器實(shí)際驅(qū)動(dòng)的負(fù)載。該負(fù)載與系統(tǒng)中使用的傳輸線阻抗有關(guān)。例如，如果系統(tǒng)將使用 75 Ω 的走線或傳輸線，則用于獲取 V-t 數(shù)據(jù)的推薦負(fù)載為 75 Ω。

對(duì)于標(biāo)準(zhǔn)的推/拉式CMOS，建議在IBIS模型中包括四種類型的V-t數(shù)據(jù)：

負(fù)載以V為基準(zhǔn)時(shí)的上升波形DD

負(fù)載以地為基準(zhǔn)時(shí)的上升波形

負(fù)載以V為基準(zhǔn)的下降波形DD

負(fù)載以地為基準(zhǔn)的下降波形

兩個(gè)上升波形包含在模型關(guān)鍵字 [上升波形] 下。它描述了I/O緩沖器負(fù)載連接到V時(shí)的從低到高的輸出轉(zhuǎn)換DD和地面分別。另一方面，模型關(guān)鍵字[下降波形]下的兩個(gè)下降波形描述了I/O緩沖器負(fù)載也連接到V時(shí)從高到低的轉(zhuǎn)換DD和地面分別。應(yīng)該注意的是，由于負(fù)載連接在輸出端，預(yù)計(jì)輸出擺幅不會(huì)進(jìn)行完全轉(zhuǎn)換。與電壓-電流行為一樣，電壓-時(shí)間數(shù)據(jù)也是在三個(gè)不同的角落獲取的。這些轉(zhuǎn)換的示例如圖 4 所示。

圖4.I/O緩沖器開關(guān)行為的樣本波形：（a）負(fù)載以V為基準(zhǔn)的上升波形DD，（b） 負(fù)載以地為基準(zhǔn)的上升波形，（c） 負(fù)載以 V 為基準(zhǔn)的下降波形DD，以及 （d） 負(fù)載以地為基準(zhǔn)的下降波形。

V-t表也是提取斜坡速率值的位置。斜坡速率是電壓從一種狀態(tài)切換到另一種狀態(tài)的速率，取為上升或下降過渡邊沿的20%至80%。斜坡速率在IBIS模型中以dV/dt比的形式列在[斜坡]關(guān)鍵字下，該關(guān)鍵字通常顯示在V-t表之后。該值不包括封裝寄生效應(yīng)的影響，因?yàn)樗鼉H代表固有輸出緩沖器的上升時(shí)間和下降時(shí)間特性。

IBIS模型還包括仿真所依據(jù)的一些數(shù)據(jù)手冊(cè)規(guī)格，例如工作電壓和溫度范圍、輸入邏輯電壓閾值、時(shí)序測(cè)試負(fù)載值、緩沖電容和引腳配置。它們還包括集總RLC封裝寄生效應(yīng)，這在數(shù)據(jù)手冊(cè)中找不到，但在高速設(shè)計(jì)系統(tǒng)的走線仿真時(shí)是必不可少的，因?yàn)檫@些寄生效應(yīng)會(huì)給仿真增加負(fù)載效應(yīng)。它們會(huì)影響通過傳輸線的信號(hào)的完整性。

宜必思格式化

本節(jié)介紹構(gòu)建模型的第二階段，也稱為IBIS格式設(shè)置。收集所有必要的數(shù)據(jù)后，現(xiàn)在可以創(chuàng)建模型。IBIS模型由三個(gè)主要部分組成：主頭文件、組件描述和緩沖區(qū)模型。

主標(biāo)頭包含有關(guān)模型的一般信息。它指定以下內(nèi)容：

宜必思版本

模型關(guān)鍵字： [宜必思版本]

這是模型的基礎(chǔ)。它告訴模擬器的解析器檢查器文件中預(yù)期什么類型的數(shù)據(jù);因此，它在確定模型是否通過解析器檢查器方面起著重要作用。

文件名

模型關(guān)鍵字： [文件名]

這應(yīng)該以小寫格式顯示文件的實(shí)際名稱，使用正確的文件擴(kuò)展名 .ibs。

修訂號(hào)

模型關(guān)鍵字： [文件修訂]

這有助于跟蹤文件的修訂級(jí)別。

日期

模型關(guān)鍵字： [日期]

這將顯示模型的創(chuàng)建時(shí)間。

筆記

模型關(guān)鍵字： [注釋]

這是為了客戶對(duì)模型的參考，也就是說，如果數(shù)據(jù)是從仿真或工作臺(tái)測(cè)量中獲取的。

源

模型關(guān)鍵字：[來源]

這告訴模型的來源或模型提供者是誰。

免責(zé)聲明

模型關(guān)鍵字： [免責(zé)聲明]

版權(quán)

模型關(guān)鍵字： [版權(quán)]

請(qǐng)注意，主標(biāo)題下列出的前三項(xiàng)是必需的。其他項(xiàng)目不是必需的，但最好包括在內(nèi)，因?yàn)樗鼈兲砑恿擞嘘P(guān)文件的其他詳細(xì)信息。

圖5.使用節(jié)奏模型完整性的IBIS模型中的示例主頭文件。

IBIS模型的第二部分描述了組件。對(duì)于此部分，需要以下數(shù)據(jù)：

組件名稱

模型關(guān)鍵字：[組件]

顧名思義，這是正在建模的設(shè)備的名稱。

引腳列表

型號(hào)關(guān)鍵字：[引腳]

此部件顯示在模型中，至少有三列：引腳編號(hào)、引腳名稱和模型名稱。此列表基于數(shù)據(jù)手冊(cè)。它應(yīng)反映引腳編號(hào)和引腳名稱的正確匹配，以避免混淆。同樣重要的是要注意，在IBIS模型中，每個(gè)引腳都有一個(gè)專用的模型名稱。此型號(hào)名稱不一定與數(shù)據(jù)手冊(cè)中注明的引腳名稱相同，因?yàn)橐_的型號(hào)名稱由模型制造商自行決定。此外，某些引腳可能指向一個(gè)型號(hào)名稱。具有相同設(shè)計(jì)原理圖的緩沖器就是這種情況。預(yù)計(jì)它們將具有相同的行為，因此一組數(shù)據(jù)足以表示它們。

制造者

型號(hào)關(guān)鍵字： [制造商]

它標(biāo)識(shí)要建模的組件的制造商。

封裝寄生效應(yīng)

型號(hào)關(guān)鍵字：[包裝]

本項(xiàng)目從集總電阻、電感和電容值方面描述元件封裝的電氣特性。如果引腳的 RLC 寄生效應(yīng)與模型中的引腳列表一起列在 [Pin] 關(guān)鍵字下。這提供了更準(zhǔn)確的模型，并將覆蓋 [包] 關(guān)鍵字下列出的 RLC 值。

圖6.使用踏頻模型完整性的IBIS模型中的示例組件描述。

IBIS模型的第三部分描述了緩沖模型。這是顯示 I/O 緩沖區(qū)行為的地方，尤其是其 I-V 和 V-t 數(shù)據(jù)。它首先使用 [Model] 關(guān)鍵字標(biāo)識(shí)模型名稱。型號(hào)名稱應(yīng)與 [Pin] 關(guān)鍵字下的第三列中列出的名稱匹配。對(duì)于每個(gè)緩沖區(qū)模型，必須指定參數(shù)Model_type。緩沖電容也必須出現(xiàn)在參數(shù)C_comp下，以描述從焊盤回看緩沖器時(shí)看到的電容。

可以對(duì)不同類型的緩沖區(qū)進(jìn)行建模，并且每種緩沖區(qū)都適用特殊規(guī)則。下面描述了IBIS模型中四種最常見的緩沖器類型及其要求：

輸入緩沖器

模型類型：輸入

此模型類型需要參數(shù) Vinl 和 Vinh 下的輸入邏輯閾值值。如果未定義，模擬器使用的默認(rèn)值分別為0.8 V和2 V。這些參數(shù)可幫助仿真器執(zhí)行定時(shí)計(jì)算并檢測(cè)信號(hào)完整性違規(guī)。

圖7.使用節(jié)奏模型完整性的輸入緩沖區(qū)模型的示例表示。

雙態(tài)輸出緩沖器

模型類型：輸出

此模型類型表示始終啟用的輸出緩沖區(qū)，驅(qū)動(dòng)高電平或低電平驅(qū)動(dòng)。它包括參數(shù) Vref、Rref、Cref 和 Vmeas 下的時(shí)序測(cè)試負(fù)載值。這些參數(shù)不是必需的，但它們?cè)谀Ｐ椭械拇嬖趯⒂兄诜抡嫫鲌?zhí)行板級(jí)時(shí)序計(jì)算。

請(qǐng)注意，由于無法禁用這種類型的緩沖器，因此不會(huì)列出關(guān)鍵字 [電源鉗位參考] 和 [GND 箝位參考]，以及 [電源箝位] 和 [GND 箝位] 的 V-I 表格數(shù)據(jù)。

圖8.使用節(jié)奏模型完整性的雙狀態(tài)輸出緩沖區(qū)模型的示例表示。

三態(tài)輸出緩沖器

型號(hào)類型：三態(tài)

此模型類型表示輸出緩沖器，該緩沖器不僅表示其高電平和低電平驅(qū)動(dòng)狀態(tài)，而且還表示其高阻抗?fàn)顟B(tài)，因?yàn)榭梢越眠@種類型的緩沖器。與輸出模型類型一樣，它還包括參數(shù) Vref、Rref、Cref 和 Vmeas 下的時(shí)序測(cè)試載荷值。在模型中添加這些將有助于模擬器執(zhí)行板級(jí)時(shí)序計(jì)算。

圖9.使用節(jié)奏模型完整性的三態(tài)輸出緩沖區(qū)模型的示例表示。

I/O 緩沖區(qū)

型號(hào)類型：I/O

此模型類型是輸入和輸出緩沖區(qū)的組合;因此，要包含在此模型中的參數(shù)是Vinl，Vinh，Vref，Rref，Cref和Vmeas。

模型制作者在生成IBIS模型時(shí)必須注意這些準(zhǔn)則。更多內(nèi)容可以在IBIS開放論壇網(wǎng)站的IBIS食譜中找到。必須遵循適當(dāng)?shù)慕Ｖ改?否則，模型將無法通過驗(yàn)證階段。

圖 10.使用節(jié)奏模型完整性的 I/O 緩沖區(qū)模型的示例表示形式。

模型驗(yàn)證

驗(yàn)證IBIS模型分為兩部分：解析器測(cè)試和關(guān)聯(lián)過程。

解析器測(cè)試

在構(gòu)建模型時(shí)，最好使用已經(jīng)具有黃金解析器的軟件，該程序執(zhí)行語法檢查并根據(jù)模型版本的規(guī)范驗(yàn)證所創(chuàng)建IBIS模型的數(shù)據(jù)匹配。具有此功能的一些軟件是Cadence Model Integrity和Hyperlynx可視化IBIS編輯器。

如果模型通過了解析器測(cè)試，這意味著生成的模型遵循標(biāo)準(zhǔn)格式和規(guī)范，V-I 數(shù)據(jù)與 V-t 數(shù)據(jù)匹配。如果沒有，最好找出導(dǎo)致錯(cuò)誤的原因。最簡(jiǎn)單的可能原因是模型中使用的格式或關(guān)鍵字可能不符合IBIS規(guī)范 - 這很容易糾正。另一種類型的錯(cuò)誤是 V-I 和 V-t 數(shù)據(jù)匹配。發(fā)生這種情況時(shí)，錯(cuò)誤可能出在上拉或下拉 V-I 數(shù)據(jù)或 V-t 數(shù)據(jù)中。在這種情況下，V-I 數(shù)據(jù)表示的行為與 V-t 數(shù)據(jù)表示的行為不匹配。要解決此問題，可能需要重新模擬。但在執(zhí)行此操作之前，請(qǐng)先查看您在模型中放置的電壓和負(fù)載值，并檢查它們是否正確。避免花費(fèi)更多時(shí)間重新仿真，因?yàn)殄e(cuò)誤的原因就像錯(cuò)誤定義的電壓值一樣簡(jiǎn)單。

圖 11 和圖 12 分別顯示了一個(gè)失敗并通過解析器測(cè)試的示例 IBIS 模型。

在圖 11 中，觀察軟件如何標(biāo)記導(dǎo)致模型在解析器測(cè)試期間失敗的錯(cuò)誤。這使模型制作者可以輕松地在繼續(xù)下一個(gè)驗(yàn)證步驟之前更正模型。對(duì)于此示例，錯(cuò)誤是由于用于緩沖區(qū)的模型類型造成的。IBIS 規(guī)范要求以大寫格式輸入 I/O 模型類型，而在此圖中，使用小寫格式。

圖 11.使用節(jié)奏模型完整性對(duì)失敗的IBIS模型進(jìn)行解析器測(cè)試。

圖 12 顯示了一個(gè)通過解析器測(cè)試的模型。請(qǐng)注意，在 Model_type 關(guān)鍵字中，I/O 已更改為大寫格式。這解決了錯(cuò)誤。

請(qǐng)注意，模型只有在通過此階段后才能繼續(xù)相關(guān)過程。

圖 12.使用節(jié)奏模型完整性對(duì)通過的IBIS模型進(jìn)行解析器測(cè)試。

關(guān)聯(lián)過程

因此，有人可能會(huì)問，我們?nèi)绾未_保生成的模型的行為與實(shí)際零件一樣準(zhǔn)確？答案是關(guān)聯(lián)過程。

IBIS模型有不同的質(zhì)量水平/相關(guān)性：

本文介紹質(zhì)量等級(jí)2a的IBIS模型。通過解析器測(cè)試后，將模擬模型，包括添加外部負(fù)載的RLC封裝寄生效應(yīng)的影響。負(fù)載通常是數(shù)據(jù)手冊(cè)中通常用于表征I/O緩沖器的時(shí)序測(cè)試負(fù)載值。同樣，零件的設(shè)計(jì)原理圖將使用相同的設(shè)置和載荷進(jìn)行仿真。兩個(gè)仿真的結(jié)果將被疊加，以驗(yàn)證生成的模型是否與基于原理圖的結(jié)果的行為相匹配。在另一篇文章中，將使用開源軟件介紹生成IBIS模型的用例。

為什么IBIS模型對(duì)您的仿真至關(guān)重要

IBIS 模型得到了大多數(shù) EDA 供應(yīng)商的廣泛支持。它們易于使用且尺寸較小，因此可提供更快的仿真時(shí)間。它們不包含專有的工藝和電路信息，這使得大多數(shù)半導(dǎo)體供應(yīng)商能夠隨時(shí)向其客戶提供IBIS模型。它們展示了所有這些優(yōu)勢(shì)，同時(shí)準(zhǔn)確地對(duì)器件的 I/O 行為進(jìn)行了建模。

IBIS模型允許設(shè)計(jì)人員在進(jìn)行電路板原型設(shè)計(jì)或制造之前預(yù)見并解決信號(hào)完整性問題。這樣做可以讓他們能夠很好地縮短電路板開發(fā)周期，從而有助于加快上市時(shí)間。

簡(jiǎn)而言之，客戶使用IBIS模型是因?yàn)樵诜抡嬷惺褂肐BIS模型不僅有助于節(jié)省成本，還有助于節(jié)省設(shè)計(jì)、調(diào)試和從電路板設(shè)計(jì)中產(chǎn)生收入的時(shí)間。

審核編輯：郭婷