一文了解內(nèi)存DDR的頻率

大家好，我是蝸牛兄。

本文主要介紹DDR常用的三種頻率，以及梳理內(nèi)存頻率是怎樣提升的?？赡苓@篇文章對于電路設計用處不大，但多了解一點總是沒壞處的。

圖1文章框圖

通過下面這張表，我們一起來了解一下內(nèi)存DDR的頻率。

圖2內(nèi)存頻率表格

從表中可以看出內(nèi)存有三種頻率，分別是核心頻率，工作頻率和等效頻率。而我們平時所說的頻率就是等效頻率。

從表格中我們可以得出以下信息：

1、核心頻率，指真正讀寫內(nèi)存顆粒的頻率，它是固定不變的，一般是133，166，和200MHz三類，這個頻率提升很難。

2、工作頻率，DDR工作頻率是顆粒核心頻率的兩倍。兩倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)。

3、等效頻率，就是對外宣稱的頻率，只不過加上了預存取功能，比如DDR2 800中800MHz表示的就是等效頻率，它和內(nèi)存的預讀取有關(guān)。

等效頻率= 顆粒核心頻率 x prefect。

4、在核心頻率相同的時候，

SDR等效頻率是核心頻率的1倍，

DDR等效頻率是核心頻率的2倍，

DDR2等效頻率是核心頻率的4倍，

DDR3等效頻率是核心頻率的8倍，

DDR4等效頻率是核心頻率的8倍。

那么DDR內(nèi)存頻率是怎樣提升的呢？

1、DDR在一個時間周期內(nèi)進行了兩次數(shù)據(jù)傳輸，提升了工作頻率

以前的SDR在一個周期內(nèi)進行一次數(shù)據(jù)傳輸，現(xiàn)在DDR一個周期內(nèi)進行了兩次數(shù)據(jù)傳輸（上升沿+下降沿）。

圖3SDR一個周期內(nèi)傳輸一次數(shù)據(jù)

圖4 DDR一個周期內(nèi)傳輸兩次數(shù)據(jù)

2、增加了預讀取技術(shù)prefect

怎么理解內(nèi)存的預讀??？

就好比我們的跑步比賽，每個人都有快慢之分。有的人跑步速度1m/秒，有的人跑步速度1.5m/秒。

DDR內(nèi)存預讀取是2bit，

DDR2內(nèi)存預讀取是4bit，

DDR3內(nèi)存預讀取是8bit，

DDR4內(nèi)存預讀取是8bit。

以上是SDR到DDR3頻率增加的2個原因。不過DDR4在預讀取位數(shù)上和DDR3內(nèi)存一樣是8bit，因為想翻倍到16bit在當時來說難度太大了。

3、Bank Group分組設計

那么DDR4怎么在之前的基礎上進行頻率提升呢？這次我們要換個思路：

于是提出了Bank Group分組設計。包括使用兩個或者四個可選擇的Bank Group分組，允許各個Bank Group具備獨立啟動操作讀、寫等動作特性，從而改進內(nèi)存的整體效率和帶寬。所以等效頻率可以提升到核心頻率的16倍或32倍。

點對點總線是DDR4整個存儲系統(tǒng)的關(guān)鍵性設計。

怎么說呢？

DDR3內(nèi)存和內(nèi)存控制器鏈接依靠的是多點分支總線。這種總線允許在一個接口上掛接許多同樣規(guī)格的芯片。比如主板上往往為雙通道設計四根內(nèi)存插槽，每個通道在物理結(jié)構(gòu)上只允許擴展更大容量。 打個比方說，這種設計類似于為每次只能雙向通行一對車的道路邊修建倉庫，倉庫直連道路，雖然每個倉庫都有自己的運輸車和運輸能力，但道路只允許每次雙向通行一對車，因此這種設計如果不停的加修倉庫，只是擴大了存儲能力而已，對運輸能力幫助不大。

圖6 DDR4點對點總線提高帶寬

DDR4采用點對點總線，內(nèi)存控制器每通道只能支持唯一的一根內(nèi)存。

相比多點分支總線，點對點相當于為每個倉庫都設計了一條道路，有效利用了倉庫本身的運輸能力，相當于有效利用了每個內(nèi)存的位寬。

看到這里大概明白了，DDR4頻率的提高主要是Bank Group的設計，其實本身的預讀取能力并沒有變。

4、降低工作電壓

當然頻率的提升除了以上原因外，還有一個特點，就是我們的工作電壓也在不斷降低。

圖7降低電壓提升頻率

降低工作電壓直接帶來兩個好處：

①降低功耗。（頻率越高，功耗越大，所以降低電壓有利于降低功耗）；

②速率提升。（這個好理解）

今天的文章就分享到這里，希望對你有幫助。

審核編輯：湯梓紅