DDC包括一個(gè)抽取濾波器,可以避免傳統(tǒng)的輸入抗混疊濾波要求,同時(shí)以數(shù)字方式濾除目標(biāo)基帶信號(hào),同時(shí)處理的數(shù)據(jù)有效載荷凈降低。您透露您正在測(cè)試頻率計(jì)劃,并希望看到DDC通帶和過(guò)渡帶之外的輸入頻率確實(shí)衰減了>100 dB(見(jiàn)下圖)。您在啟用抽取濾波器的情況下運(yùn)行ADC輸出數(shù)據(jù)的FFT,結(jié)果發(fā)現(xiàn)輸出頻譜中的雜散僅下降90 dB,而不是預(yù)期下降的>100 dB。如果刪除輸入信號(hào),雜散就會(huì)消失。你問(wèn)它從哪里來(lái)?進(jìn)入阻帶的信號(hào)怎么會(huì)在通帶中引起雜散?
當(dāng)您開(kāi)始考慮ADC的板載DSP選項(xiàng)時(shí),有時(shí)很容易停止考慮模數(shù)轉(zhuǎn)換器的行為。因此,雖然上圖準(zhǔn)確地描述了抽取濾波器在基帶奈奎斯特區(qū)的響應(yīng),但它沒(méi)有涵蓋轉(zhuǎn)換器中其他奈奎斯特區(qū)的響應(yīng)。在這種情況下,濾波器的響應(yīng)將混疊到所有高階奈奎斯特區(qū)。在下圖中,您可以看到前五個(gè)奈奎斯特區(qū)域的響應(yīng)。還注意到神秘雜散,它是帶外輸入音的混疊二次諧波。
您指出,在測(cè)試設(shè)置中,不存在模擬輸入抗混疊濾波器。因此,神秘雜散的根本原因有了答案——數(shù)字濾波器無(wú)法消除模擬側(cè)的頻譜內(nèi)容。這很有趣地說(shuō)明了更高的采樣速率轉(zhuǎn)換器如何降低模擬輸入濾波要求,但您仍然不能忽視采樣系統(tǒng)中的混疊規(guī)律。高采樣速率和DDC允許在前端不使用激進(jìn)的模擬濾波器來(lái)處理fS/4和fS/2之間的阻塞信號(hào),而一個(gè)不太激進(jìn)的濾波器將消除3fS/4及以后的雜散。
審核編輯:郭婷
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
。應(yīng)對(duì)這種情況的一種可 行解決方案是使用更多的下變頻級(jí),如圖1所示。而另一種更 有效的解決方案是使用集成數(shù)字下變頻器(DDC)的RF ADC, 如圖2所示。圖1. 帶
發(fā)表于 11-01 11:19
針對(duì)頻分復(fù)用(FDM) 應(yīng)用進(jìn)行額外濾波。高性能GSPS ADC現(xiàn)將數(shù)字下變頻(DDC)功能在信號(hào)鏈中進(jìn)一步提升,以使其位于基于賽靈思FPGA的設(shè)計(jì)解決方案的
發(fā)表于 07-29 07:14
級(jí)聯(lián)型高壓變頻器輸出諧波研究:介船了高壓變頻器研究的現(xiàn)實(shí)意義和注意事項(xiàng),并在多電壓胞圾聯(lián)型高壓變頻器
發(fā)表于 08-07 21:37
?30次下載
數(shù)字下變頻器中坐標(biāo)變換模塊的ASIC實(shí)現(xiàn)
1.引言 數(shù)字下變頻(DDC)技術(shù)是軟件無(wú)線電接收機(jī)的核心技術(shù)。其基本功能是從輸人的寬帶
發(fā)表于 08-15 16:32
?1339次閱讀
ATV信號(hào)下變頻器
該射頻
發(fā)表于 09-14 10:41
?2330次閱讀
設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC),用于寬帶數(shù)字中頻軟件無(wú)線電接收機(jī)中,主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等
發(fā)表于 11-22 09:09
?6128次閱讀
重新思考快速寬頻ADC中的數(shù)字下變頻
發(fā)表于 04-23 10:41
?1次下載
數(shù)字上/下變頻器簡(jiǎn)介:VersaCOMM?可重構(gòu)數(shù)字轉(zhuǎn)換器
發(fā)表于 05-12 20:53
?0次下載
AD6636:150 MSPS、寬帶、數(shù)字下變頻器(DDC)數(shù)據(jù)表
發(fā)表于 05-27 20:46
?4次下載
基于FPGA的數(shù)字下變頻器(DDC)的設(shè)計(jì)(ups電源技術(shù)轉(zhuǎn)讓)-基于FPGA的數(shù)字下變頻器(DDC)的設(shè)計(jì).適合新手學(xué)習(xí)參考
發(fā)表于 09-16 11:43
?37次下載
在本文的第一部分“數(shù)字下變頻器——第1部分”中,我們探討了行業(yè)對(duì)更高頻率RF頻段采樣的推動(dòng),以及數(shù)字下變頻器(DDC)如何實(shí)現(xiàn)這種類(lèi)型的無(wú)線電架構(gòu)。討論了與AD9680系列產(chǎn)品中的DD
發(fā)表于 01-05 14:28
?3222次閱讀
下變頻器(Downconverter)用于將高頻信號(hào)轉(zhuǎn)換為較低頻率的信號(hào)。輸入信號(hào)的幅度(即信號(hào)的電壓或功率級(jí)別)會(huì)對(duì)下變頻的影響產(chǎn)生以下幾個(gè)方面的影響。
發(fā)表于 06-07 10:18
?1104次閱讀
虹科HK-D4000射頻下變頻器是一款緊湊、經(jīng)濟(jì)高效、易于使用的下變頻器,可將現(xiàn)有設(shè)備的性能擴(kuò)展到5G,只需要使用簡(jiǎn)單的SCPI命令就可以輕松地與任何現(xiàn)有頻譜分析儀進(jìn)行集成。
發(fā)表于 10-20 14:27
?1085次閱讀
在本例中,我們將介紹AD9680-500,其工作輸入時(shí)鐘為491.52 MHz,模擬輸入頻率為150.1 MHz。AD9680將設(shè)置為使用數(shù)字下變頻器(DDC),具有實(shí)際輸入、復(fù)數(shù)輸出、155
發(fā)表于 06-30 15:20
?1764次閱讀
上下變頻器(Upconverter and Downconverter)是無(wú)線通信和電力系統(tǒng)中常見(jiàn)的電路模塊,它們?cè)诟髯灶I(lǐng)域內(nèi)扮演著重要的角色。下面將分別就無(wú)線通信中的上下變頻器和電力系統(tǒng)中的上下變頻器進(jìn)行詳細(xì)的原理和作用解析。
發(fā)表于 08-25 16:20
?1486次閱讀
評(píng)論