具有14通道分配功能的單芯片時(shí)鐘發(fā)生器解決了網(wǎng)絡(luò)中的時(shí)序挑戰(zhàn)

全球?qū)?a target="_blank">通信服務(wù)的需求持續(xù)上升，制造商必須不斷減小新安裝網(wǎng)絡(luò)設(shè)備的尺寸和成本，同時(shí)堅(jiān)持高標(biāo)準(zhǔn)的服務(wù)和質(zhì)量。構(gòu)建強(qiáng)大網(wǎng)絡(luò)的一部分是管理時(shí)鐘。時(shí)鐘和定時(shí)要求范圍從有線和無線網(wǎng)絡(luò)集線器的系統(tǒng)級(jí)同步到高密度收發(fā)器機(jī)柜內(nèi)的本地信號(hào)分配。為了應(yīng)對(duì)這些廣泛的設(shè)計(jì)挑戰(zhàn)，公司聘請(qǐng)信號(hào)完整性專家來解釋規(guī)范，監(jiān)督測(cè)試，并推薦保證在整個(gè)網(wǎng)絡(luò)中保持干凈、低抖動(dòng)時(shí)鐘的組件。

向任何信號(hào)完整性專家詢問時(shí)間抖動(dòng)，他/她可能會(huì)概述分布式組件帶來的挑戰(zhàn)，這些挑戰(zhàn)逐一占用了系統(tǒng)的總抖動(dòng)預(yù)算。時(shí)鐘上的時(shí)間抖動(dòng)是邊沿不確定性的量度。所有系統(tǒng)都可以容忍一定程度的時(shí)鐘邊沿不確定性。但是，當(dāng)時(shí)鐘邊沿越來越隨機(jī)地出現(xiàn)時(shí)，系統(tǒng)就會(huì)開始崩潰。錯(cuò)過一個(gè)時(shí)鐘周期可能會(huì)導(dǎo)致發(fā)射器和接收器不同步。

當(dāng)時(shí)間抖動(dòng)限制系統(tǒng)的整體信噪比或誤碼率時(shí)，數(shù)據(jù)可能會(huì)丟失。在移動(dòng)網(wǎng)絡(luò)中，這可能會(huì)導(dǎo)致通話質(zhì)量下降，甚至掉線。

考慮一個(gè)需要四個(gè)串聯(lián)時(shí)鐘函數(shù)的系統(tǒng)：倍頻、分頻、相位偏移和電平轉(zhuǎn)換。如果每個(gè)功能由單獨(dú)的組件執(zhí)行，則必須以數(shù)學(xué)方式組合每個(gè)器件的時(shí)間抖動(dòng)，以計(jì)算總時(shí)鐘路徑抖動(dòng)。四個(gè)級(jí)聯(lián)分量，每個(gè)分量的抖動(dòng)規(guī)格為 1.5 皮秒 （ps） rms，產(chǎn)生的總抖動(dòng)為 3 ps rms（注意：平方和方法的平方根適用）。

因此，完整的時(shí)鐘路徑的抖動(dòng)是單個(gè)元件的兩倍。

現(xiàn)在，將其與將所有關(guān)鍵定時(shí)功能集成到單個(gè)器件中的解決方案進(jìn)行比較，即完整的鎖相環(huán)（PLL），包括用于倍頻的壓控振蕩器（VCO）、具有內(nèi)置相位偏移功能的五通道分頻器以及提供LVPECL、LVDS或CMOS電平選擇的時(shí)鐘輸出驅(qū)動(dòng)器。通過集成方法，總時(shí)鐘路徑抖動(dòng)可以控制在遠(yuǎn)低于1 ps rms。

ADI公司的AD9516集成式2.8 GHz時(shí)鐘發(fā)生器，具有14通道分配功能，使網(wǎng)絡(luò)設(shè)計(jì)人員能夠從單個(gè)芯片生成14個(gè)干凈的低抖動(dòng)時(shí)鐘。此外，AD9516的9516路LVPECL輸出之間的時(shí)間偏差較低。此功能意味著設(shè)計(jì)人員可以確保所有六個(gè)時(shí)鐘邊沿都發(fā)生在明確定義的時(shí)間窗口內(nèi)。LVDS/CMOS通道包括可編程延遲塊，可用于補(bǔ)償系統(tǒng)其他部分的延遲。兩個(gè)輸入（A 和 B）具有自動(dòng)切換功能，可在參考時(shí)鐘發(fā)生故障時(shí)提供保護(hù)。最后，由于獨(dú)立振蕩器是網(wǎng)絡(luò)中最有可能發(fā)生故障的元件之一，AD<>通過片內(nèi)集成VCO來提高整體系統(tǒng)可靠性。

審核編輯：郭婷