14通道分配的單芯片時(shí)鐘發(fā)生器解決了網(wǎng)絡(luò)中的時(shí)序挑戰(zhàn)等難題

全球?qū)?a target="_blank">通信服務(wù)的需求持續(xù)增長(zhǎng)，制造商必須不斷降低新安裝的網(wǎng)絡(luò)設(shè)備的規(guī)模和成本，同時(shí)堅(jiān)持高標(biāo)準(zhǔn)的服務(wù)和質(zhì)量。構(gòu)建強(qiáng)大網(wǎng)絡(luò)的一部分是管理時(shí)鐘。時(shí)鐘和時(shí)序要求包括有線和無(wú)線網(wǎng)絡(luò)集線器的系統(tǒng)級(jí)同步，以及高密度收發(fā)器機(jī)柜內(nèi)的本地信號(hào)分配。為了應(yīng)對(duì)這一系列廣泛的設(shè)計(jì)挑戰(zhàn)，公司聘請(qǐng)信號(hào)完整性專家來(lái)解釋規(guī)范，監(jiān)督測(cè)試，并推薦保證在整個(gè)網(wǎng)絡(luò)中保持干凈，低抖動(dòng)時(shí)鐘的組件。

詢問(wèn)任何信號(hào)完整性專家的時(shí)間抖動(dòng)，他/她可能會(huì)概述分布式組件所帶來(lái)的挑戰(zhàn)，這些挑戰(zhàn)一個(gè)接一個(gè)地影響系統(tǒng)的總抖動(dòng)預(yù)算。時(shí)鐘上的時(shí)間抖動(dòng)是邊緣不確定性的度量。所有系統(tǒng)都可以容忍一些時(shí)鐘邊沿不確定性。但是當(dāng)時(shí)鐘邊緣越來(lái)越隨機(jī)時(shí)出現(xiàn)時(shí)，系統(tǒng)開(kāi)始崩潰。缺少一個(gè)時(shí)鐘周期可能導(dǎo)致發(fā)送器和接收器失去同步。

當(dāng)時(shí)間抖動(dòng)限制系統(tǒng)的總體信噪比或誤碼率時(shí)，數(shù)據(jù)可能會(huì)丟失。在移動(dòng)網(wǎng)絡(luò)中，這可能會(huì)降低通話質(zhì)量，甚至掉線。

考慮一個(gè)需要串聯(lián)四個(gè)時(shí)鐘功能的系統(tǒng)：倍頻，分頻，相位偏移和電平轉(zhuǎn)換。如果每個(gè)功能由單獨(dú)的組件執(zhí)行，則必須在數(shù)學(xué)上組合每個(gè)設(shè)備的時(shí)間抖動(dòng)以計(jì)算總時(shí)鐘路徑抖動(dòng)。四個(gè)級(jí)聯(lián)組件，每個(gè)具有1.5皮秒（ps）rms的抖動(dòng)規(guī)格，產(chǎn)生3 ps rms的總抖動(dòng)（注意：平方和方法的平方根適用）。

因此，完整的時(shí)鐘路徑具有兩倍于各個(gè)組件的抖動(dòng)。

現(xiàn)在將其與所有關(guān)鍵時(shí)序功能集成到單個(gè)器件中的解決方案進(jìn)行比較 - 一個(gè)完整的鎖相環(huán)（PLL），包括電壓控制用于倍頻的振蕩器（VCO），具有內(nèi)置相位偏移功能的五通道分頻器，以及提供LVPECL，LVDS或CMOS電平選擇的時(shí)鐘輸出驅(qū)動(dòng)器。采用集成方法，可將總時(shí)鐘路徑抖動(dòng)控制在遠(yuǎn)低于1 ps rms。

ADI公司的AD9516集成2.8 GHz時(shí)鐘發(fā)生器，具有14通道分配，使網(wǎng)絡(luò)設(shè)計(jì)人員能夠產(chǎn)生14個(gè)干凈，低抖動(dòng)單芯片時(shí)鐘。此外，AD9516在其六個(gè)LVPECL輸出之間提供低時(shí)間偏移。這種能力意味著設(shè)計(jì)人員可以確保所有六個(gè)時(shí)鐘邊沿都出現(xiàn)在明確定義的時(shí)間窗內(nèi)。 LVDS / CMOS通道包括可編程延遲線，可用于補(bǔ)償系統(tǒng)其他部分的延遲。兩個(gè)輸入-A和B-功能自動(dòng)切換，在參考時(shí)鐘故障時(shí)提供保護(hù)。最后，由于獨(dú)立振蕩器是網(wǎng)絡(luò)中最可能出現(xiàn)故障的組件之一，因此AD9516通過(guò)在片上集成VCO來(lái)提高整體系統(tǒng)可靠性。

ADI公司提供各種時(shí)鐘和定時(shí)解決方案，使信號(hào)完整性工程師能夠在降低新設(shè)備尺寸和成本的同時(shí)保持性能。有關(guān)數(shù)據(jù)表，免費(fèi)樣品和更多信息，請(qǐng)?jiān)L問(wèn)www.analog.com/clock-timing/AD9516。