碳化硅技術(shù)壁壘分析：碳化硅技術(shù)壁壘是什么 碳化硅技術(shù)壁壘有哪些

碳化硅技術(shù)壁壘分析：碳化硅技術(shù)壁壘是什么 碳化硅技術(shù)壁壘有哪些

碳化硅芯片不僅是一個新風(fēng)口，也是一個很大的挑戰(zhàn)，那么我們來碳化硅技術(shù)壁壘分析下碳化硅技術(shù)壁壘是什么？碳化硅技術(shù)壁壘有哪些？

1） 第一代半導(dǎo)體材料以傳統(tǒng)的硅（Si）和鍺（Ge）為代表，是集成電路制造的基 礎(chǔ)，廣泛應(yīng)用于低壓、低頻、低功率的晶體管和探測器中，90%以上的半導(dǎo)體產(chǎn)品 是用硅基材料制作的；

2） 第二代半導(dǎo)體材料以砷化鎵（GaAs）、磷化銦（InP）和磷化鎵（GaP）為代表， 相對硅基器件具有高頻、高速的光電性能，廣泛應(yīng)用于光電子和微電子領(lǐng)域；

3） 第三代半導(dǎo)體材料以碳化硅（SiC）、氮化鎵（GaN）、氧化鋅（ZnO）、金剛 石（C）、氮化鋁（AlN）等新興材料為代表。

碳化硅是第三代半導(dǎo)體產(chǎn)業(yè)發(fā)展的重要基礎(chǔ)材料，碳化硅功率器件以其優(yōu)異的耐高壓、耐高溫、低損耗等性能，能夠有效滿足電力電子系統(tǒng)的高效率、小型化和輕量化要求。

因其優(yōu)越的物理性能：高禁帶寬度（對應(yīng)高擊穿電場和高功率密度）、高電導(dǎo)率、高熱導(dǎo)率，有望成為未來最被廣泛使用的制作半導(dǎo)體芯片的基礎(chǔ)材料。特別是在新能源汽車、光伏發(fā)電、軌道交通、智能電網(wǎng)等領(lǐng)域具有明顯優(yōu)勢。

碳化硅技術(shù)壁壘是什么？碳化硅技術(shù)壁壘有哪些？

SiC 生產(chǎn)過程分為 SiC 單晶生長、外延層生長及器件制造三大步驟，對應(yīng)的是產(chǎn)業(yè)鏈襯底、外延、器件與模組四大環(huán)節(jié)。

主流制造襯底的方式首先以 物理氣相升華法，在高溫真空環(huán)境下將粉料升華，通過溫場的控制在籽晶表面生 長出碳化硅晶體。以碳化硅晶片為襯底，使用化學(xué)氣相沉積法，在晶片上淀積一 層單晶形成外延片。其中，在導(dǎo)電型碳化硅襯底上生長碳化硅外延層，可制成功 率器件，主要應(yīng)用于電動車、光伏等領(lǐng)域；在半絕緣型碳化硅襯底上生長氮化鎵 外延層，可進一步制成射頻器件，應(yīng)用于 5G 通訊等領(lǐng)域。

就目前而言，碳化硅產(chǎn)業(yè)鏈中碳化硅襯底的技術(shù)壁壘最高，碳化硅襯底生產(chǎn)難度最高。

SiC的生產(chǎn)瓶頸尚未完全徹底的解決，原料晶柱的質(zhì)量不穩(wěn)定存在良率問題，這就導(dǎo)致了SiC器件的成本過高。

硅材料長晶平均只要3天即可長成一根晶棒，但碳化硅晶棒則需要一周，一般的硅晶棒可以長200公分的長，但一根碳化硅的晶棒只能長出2公分。

而且SiC本身屬于硬脆性材料，由其制成的晶圓，在使用傳統(tǒng)的機械式切割晶圓劃片時，極易產(chǎn)生崩邊，影響產(chǎn)品良率及可靠性。

SiC基板與傳統(tǒng)的硅晶錠有很大不同，從設(shè)備、工藝、處理到切割的一切都需要進行開發(fā)，以處理碳化硅。

碳化硅產(chǎn)業(yè)鏈主要分為襯底、外 延、器件和應(yīng)用四大環(huán)節(jié)，襯底材料是產(chǎn)業(yè)鏈的基礎(chǔ)，外延材料是器件制造的關(guān)鍵，器件是產(chǎn)業(yè)鏈的核心，應(yīng)用是產(chǎn)業(yè)發(fā)展的動力。產(chǎn)業(yè)上游利用原材料通過物 理氣相升華法等方法制成襯底材料，再利用化學(xué)氣相沉積法等方法生長外延材料， 產(chǎn)業(yè)中游基于上游材料制成射頻器件、功率器件等器件，最終應(yīng)用于下游 5G 通 信、電動汽車、軌道交通等。其中，襯底和外延共占產(chǎn)業(yè)鏈成本 60%，是產(chǎn)業(yè)鏈主要價值所在。

SiC襯底：SiC晶體通常用Lely法制造，國際主流產(chǎn)品正從4英寸向6英寸過渡，且已經(jīng)開發(fā)出8英寸導(dǎo)電型襯底產(chǎn)品，國內(nèi)襯底以4英寸為主。由于現(xiàn)有的6英寸的硅晶圓產(chǎn)線可以升級改造用于生產(chǎn)SiC器件，所以6英寸SiC襯底的高市占率將維持較長時間。

碳化硅襯底工藝復(fù)雜，制作難度大。碳化硅襯底是一種由碳和硅兩種元素組成的 化合物半導(dǎo)體單晶材料。目前行業(yè)內(nèi)主要以高純碳粉、 高純硅粉為原料合成碳化 硅粉，在特殊溫場下，采用成熟的物理氣相傳輸法（PVT 法），在晶體生長爐中 生長不同尺寸的碳化硅晶錠，最后經(jīng)過加工、切割、研磨、拋光、清洗等多道工 序產(chǎn)出碳化硅襯底。

穩(wěn)定量產(chǎn)性能穩(wěn)定的高品質(zhì)碳化硅晶片的技術(shù)難點有：

1）由于晶體需要在 2000℃以上的高溫密閉環(huán)境生長，對控溫要求極高；

2）由于碳化硅存在 200 多種晶體結(jié)構(gòu)，但只有少數(shù)幾種結(jié)構(gòu)的單晶型碳化硅才是 所需的半導(dǎo)體材料，在晶體生長過程中需要精確控制硅碳比、生長溫度梯度、晶 體生長速率以及氣流氣壓等參數(shù)；

3）氣相傳輸法下，碳化硅晶體生長的擴徑技術(shù)難度極大；

4）碳化硅硬度與金剛石接近，切割、研磨、拋光技術(shù)難度大。

SiC外延：通常用化學(xué)氣相沉積（CVD）方法制造，根據(jù)不同的摻雜類型，分為n型、p型外延片。國內(nèi)瀚天天成、東莞天域已能提供4寸/6寸SiC外延片。

對于SiC外延來說，高壓領(lǐng)域控制難，SiC外延質(zhì)量對SiC器件影響較大。而且外延設(shè)備被行業(yè)四大龍頭企業(yè) Axitron、 LPE、TEL 和 Nuflare 所壟斷。

碳化硅外延片，是指在原有碳化硅襯底 上生長了一層有一定要求的、與襯底晶相同的單晶薄膜（外延層）的碳化硅片。 外延生長主要使用 CVD（Chemical Vapor Deposition，化學(xué)氣相沉積）設(shè)備或者 MBE（Molecular Beam Epitaxy，分子束外延）設(shè)備。由于碳化硅器件是直接在外 延層制造，外延質(zhì)量的好壞直接影響了器件的性能和良率，隨著器件需求耐壓性 能的不斷提高，對應(yīng)的外延層厚度就越厚，控制難度也就越高。一般電壓在 600V 左右時，所需要的外延層厚度約在 6 微米左右；電壓在 1200-1700V 之間時，所需 要的外延層厚度就達到 10-15 微米。如果電壓達到一萬伏以上時，可能就需要 100 微米以上的外延層厚度。而隨著外延層厚度的不斷增加，對厚度和電阻率均勻性 以及缺陷密度的控制就變得愈發(fā)困難。

SiC器件：國際上600~1700V SiC SBD、MOSFET已經(jīng)實現(xiàn)產(chǎn)業(yè)化，主流產(chǎn)品耐壓水平在1200V以下，封裝形式以TO封裝為主。價格方面，國際上的SiC產(chǎn)品價格是對應(yīng)Si產(chǎn)品的5~6倍，正以每年10%的速度下降，隨著上游材料器件紛紛擴產(chǎn)上線，未來2~3年后市場供應(yīng)加大，價格將進一步下降，預(yù)計價格達到對應(yīng)Si產(chǎn)品2~3倍時，由系統(tǒng)成本減少和性能提升帶來的優(yōu)勢將推動SiC逐步占領(lǐng)Si器件的市場空間。

傳統(tǒng)封裝基于硅基，三代半導(dǎo)體材料具有全新設(shè)計。若將傳統(tǒng)硅基封裝結(jié)構(gòu)用于 寬禁帶半導(dǎo)體功率器件時，會在頻率、散熱、可靠性等方面帶來新的問題與挑戰(zhàn)。 SiC 功率器件對寄生電容和寄生電感更加敏感。相比于 Si 器件 SiC 功率芯片的開 關(guān)速度更快，這會對驅(qū)動電壓的波形帶來過沖和震蕩，引起開關(guān)損耗的增加，嚴重時甚至?xí)鸸β势骷恼`開關(guān)。此外 SiC 功率器件工作溫度更高，對散熱的 要求也更高。

寬禁帶半導(dǎo)體功率封裝領(lǐng)域研發(fā)出多種不同結(jié)構(gòu)。傳統(tǒng) Si 基功率模塊封裝不再適 用。針對傳統(tǒng) Si 基功率模塊封裝存在寄生參數(shù)過高，散熱效率差的問題，SiC 功 率模塊封裝在結(jié)構(gòu)上采用了無引線互連（wireless interconnection）和雙面散熱 （double-side cooling）技術(shù)，同時選用了導(dǎo)熱系數(shù)更好的襯底材料，并嘗試在模 塊結(jié)構(gòu)中集成去耦電容、溫度/電流傳感器以及驅(qū)動電路等，研發(fā)出了多種不同的 模塊封裝技術(shù)。

而且在SiC器件制造存在較高的技術(shù)壁壘，生產(chǎn)成本很高。

碳化硅器件是通過 CVD 在碳化硅襯底上 疊層外延膜，經(jīng)過清洗、氧化、光刻、刻蝕、去光阻、離子注入、化學(xué)氣相沉積 沉淀氮化硅、拋光、濺鍍、后加工等步驟后在 SiC 單晶基板上形成元件結(jié)構(gòu)所得。 其中，SiC 功率器件主要包括 SiC 二極管、SiC 晶體管和 SiC 功率模塊。受制于上游材料生產(chǎn)速度慢、良品率低等原因，碳化硅器件具有較高制造成本。

此外，碳 化硅器件制造具有一定技術(shù)難度：

1）需要開發(fā)與碳化硅材料特性吻合的特定工藝，如：SiC 具有高熔點使傳統(tǒng)熱擴 散失效，需要采用離子注入摻雜法，并精準控制溫度、升溫速率、持續(xù)時間、氣 體流量等參數(shù)；SiC 對化學(xué)溶劑具有惰性，應(yīng)采用干刻蝕等方法，并優(yōu)化和開發(fā)掩 膜材料、氣體混合物、側(cè)壁斜率的控制、蝕刻速率、側(cè)壁粗糙度等；

2）碳化硅晶片上金屬電極的制造要求接觸電阻低于 10- 5Ω2，符合要求的電極 材料 Ni 和 Al 在 100℃ 以上時具有較差熱穩(wěn)定性，但具有較好熱穩(wěn)定性的 Al/Ni/W/Au 復(fù)合電極材料接觸比電阻高 10- 3Ω2；

3）SiC 切割磨損高，SiC 硬度僅次于金剛石，對切割、研磨、拋光等技術(shù)提出了更高的要求。

而且，溝槽型碳化硅功率器件具有更大制造難度。根據(jù)器件結(jié)構(gòu)的不同，碳化硅功率器 件主要可以分為平面型器件和溝槽型器件。平面型碳化硅功率器件具有較好的單 位一致性，制作工藝簡單，但易產(chǎn)生 JFET 效應(yīng)，具有較高的寄生電容和通態(tài)電 阻。相較于平面型器件，溝槽型碳化硅功率器件單位一致性較低，具有更復(fù)雜的 制作工藝，但溝槽結(jié)構(gòu)有利于增加器件單位密度，不易產(chǎn)生 JFET 效應(yīng)，有利于解 決溝道遷移率低等問題，具有導(dǎo)通電阻小、寄生電容小、開關(guān)能耗低等優(yōu)良性能， 具有顯著的成本優(yōu)勢和性能優(yōu)勢，已成為碳化硅功率器件發(fā)展的主流方向。根據(jù) Rohm 官網(wǎng)，ROHM Gen3 結(jié)構(gòu)（Gen1 Trench 結(jié)構(gòu)）僅為 Gen2（Plannar2）芯片 面積的 75%，且同一芯片尺寸下 ROHM Gen3 結(jié)構(gòu)導(dǎo)通電阻降低 50%。

碳化硅襯底、外延、前段、研發(fā)費用和其他分別在碳化硅器 件制造成本中占比 47%，23%，19%，6%，5%。

最后我們再著重分解一下碳化硅產(chǎn)業(yè)鏈中襯底的技術(shù)壁壘。

碳化硅襯底生產(chǎn)過程與硅基襯底類似，但是難度更大。

碳化硅襯底的制作流程一般包括原料合成、晶體生長、晶錠加工、晶棒切割、晶片研磨、拋光、清洗等環(huán)節(jié)。

其中晶體生長階段為整個流程的核心，該步驟決定了碳化硅襯底的電學(xué)性質(zhì)。

碳化硅材料在一般條件下很難液相生長，如今市場流行的氣相生長法，生長溫度在 2300℃以上，而且需要精確調(diào)控生長溫度，整個操作過程幾乎難以觀測，稍有差錯就會導(dǎo)致產(chǎn)品報廢。

相比之下，硅材料只需要 1600℃，要求低很多。

制備碳化硅襯底還面臨長晶速度慢，晶型要求高等困難。碳化硅晶圓生長約需要 7 至 10 天，而硅棒拉晶只需要 2 天半。

而且碳化硅是硬度僅次于金剛石的材料，切割、研磨、拋光時候也會損失掉的很多，產(chǎn)出比只有 60%。

我們知道碳化硅襯底的尺寸做大是趨勢，隨著尺寸不斷增大，擴徑技術(shù)的要求也越來越高。需要綜合多方面的技術(shù)控制要素，才能實現(xiàn)晶體的迭代擴徑生長。

據(jù)集邦咨詢數(shù)據(jù)，預(yù)計到 2025 年，全球電動汽車市場對 6 英寸碳化硅晶圓的需求為 169 萬片。市場空間很大，但是碳化功率技術(shù)、工藝、產(chǎn)能等方面都還有很大的發(fā)展空間。

綜合整理自 未來智庫 富途證券 蓋世汽車 中泰證券 興業(yè)證券 車質(zhì)網(wǎng) GaN世界 集邦咨詢 安信證劵