半導(dǎo)體制造之外延工藝詳解

外延工藝是指在襯底上生長(zhǎng)完全排列有序的單晶體層的工藝。一般來(lái)講，外延工藝是在單晶襯底上生長(zhǎng)一層與原襯底相同晶格取向的晶體層。外延工藝廣泛用于半導(dǎo)體制造，如集成電路工業(yè)的外延硅片。MOS 晶體管的嵌入式源漏外延生長(zhǎng)，LED襯底上的外延生長(zhǎng)等。根據(jù)生長(zhǎng)源物相狀態(tài)的不同，外延生長(zhǎng)方式可以分為固相外延、液相外延、氣相外延。在集成電路制造中，常用的外延方式是固相外延和氣相外延。

固相外延，是指固體源在襯底上生長(zhǎng)一層單晶層，如離子注入后的熱退火實(shí)際上就是一種固相外延過(guò)程。離于注入加工時(shí)，硅片的硅原子受到高能注入離子的轟擊，脫離原有晶格位置，發(fā)生非晶化，形成一層表面非晶硅層；再經(jīng)過(guò)高溫?zé)嵬嘶?，非晶原子重新回到晶格位置，并與襯底內(nèi)部原子晶向保持一致。

氣相外延的生長(zhǎng)方法包括化學(xué)氣相外延生長(zhǎng)（CVE）、分子束外延（ MBD)、原子層外（ALE）等。在集成電路制造中，最常用的是化學(xué)氣相外延生長(zhǎng)(CVE)?；瘜W(xué)氣相外延與化學(xué)氣相沉積（CVD） 原理基本相同，都是利用氣體混合后在晶片表面發(fā)生化學(xué)反應(yīng)，沉積薄膜的工藝；不同的是，因?yàn)榛瘜W(xué)氣相外延生長(zhǎng)的是單晶層，所以對(duì)設(shè)備內(nèi)的雜質(zhì)含量和硅片表面的潔凈度要求都更高。早期的化學(xué)氣相外延硅工藝需要在高溫條件下（大于 1000°C）進(jìn)行。隨著工藝設(shè)備的改進(jìn)，尤其是真空交換腔體（Load Lock Chamber）技術(shù)的采用，設(shè)備腔內(nèi)和硅片表面的潔凈度大大改進(jìn)，硅的外延已經(jīng)可以在較低溫度 （600~700°C）下進(jìn)行。 在集成電路制造中，CVE 主要用于外延硅片工藝和 MOS 晶體管嵌人式源漏外延工藝。外延硅片工藝是在硅片表面外延一層單晶硅，與原來(lái)的硅襯底相比，外延硅層的純度更高，晶格缺陷更少，從而提高了半導(dǎo)體制造的成品率。另外，硅片上生長(zhǎng)的外延硅層的生長(zhǎng)厚度和摻雜濃度可以靈活設(shè)計(jì)，這給器件的設(shè)計(jì)帶來(lái)了靈活性，如可以用于減小襯底電阻，增強(qiáng)襯底隔離等。 嵌入式源漏外延工藝是在邏輯先進(jìn)技術(shù)節(jié)點(diǎn)廣泛采用的技術(shù)，是指在 MOS 晶體管的源漏區(qū)域外延生長(zhǎng)摻雜的鍺硅或硅的工藝。引入嵌入式源漏外延工藝的主要優(yōu)點(diǎn)包括：可以生長(zhǎng)因晶格適配而包含應(yīng)力的贗晶層，提升溝道載流子遷移率；可以原位摻雜源漏，降低源漏結(jié)寄生電阻，減少高能離子注入的缺陷。

審核編輯：湯梓紅