為什么需要封裝設(shè)計(jì)？

?做過封裝設(shè)計(jì)，做過PCB板級(jí)的設(shè)計(jì)，之前和網(wǎng)友有過交流，問題是：為什么要封裝設(shè)計(jì)?信號(hào)完整性體系從大的方面來看：芯片級(jí)->封裝級(jí)->板級(jí)。

能不能直徑把IC，就是不經(jīng)過封裝設(shè)計(jì)，可以理解為晶圓Die直接放到PCB板，來實(shí)現(xiàn)信號(hào)的連接?

這里面需要注意兩個(gè)問題：

①外界環(huán)境的影響，比如溫度、濕度，以及物理受力等，這些對(duì)晶圓的性能會(huì)產(chǎn)生很大影響，這個(gè)如何解決?

②芯片里有大規(guī)模集成電路(Very Large Scale Integration Circuit, VLSI)，有成千上萬的晶體管組成，比如晶體三極管有源極、漏極、柵極三個(gè)引腳，如何將這些引腳引線到PCB板上?

封裝設(shè)計(jì)做什么?就是為了解決這些問題，實(shí)現(xiàn)信號(hào)更好地互連。

外部環(huán)境的問題，解決的方案是：將晶圓放到基板上，裸片的引腳通過內(nèi)部連接與基板互連，通過后道塑封將其封裝好后，基板再通過外部連接與外部PCB主板互連，這樣就實(shí)現(xiàn)內(nèi)部芯片與外界的連接。

引腳的問題，比如晶體管的三極，柵極和漏極通過封裝互連的相關(guān)技術(shù)，整體統(tǒng)一連接到柵極pad和漏極pad上，整合成的兩個(gè)pad，再分別和兩邊的引腳相連，而源極和中間一整片引腳相連，最后進(jìn)行封裝。這就是我們常見的三個(gè)引腳的封裝形式。

不管多復(fù)雜的封裝，從本質(zhì)來看，實(shí)現(xiàn)功能的方式都是類似的。當(dāng)然，封裝分立器件和封裝多個(gè)具有I/O接口的IC難度是不一樣。為了實(shí)現(xiàn)高密度集成電路的封裝，發(fā)展出很多封裝類型和技術(shù)，比如常見的封裝互連技術(shù)有引線鍵合(Wire Bonding，WB)、倒裝芯片(Flip Chip，F(xiàn)C)，當(dāng)然還有晶圓級(jí)封裝(Wafer-Level Packaging，WLP)、以及硅通孔(Through Silicon Via，TSV)等等。

需要注意的是，同一種封裝類型中也可能采用不同的互連技術(shù)，比如產(chǎn)品芯片里的BGA封裝同時(shí)有引線鍵合形式和倒裝形式。

不同的封裝互連技術(shù)都有其優(yōu)勢(shì)，比如倒裝芯片技術(shù)，不再通過引線實(shí)現(xiàn)晶圓和基板的相連，而是通過金屬焊球直接實(shí)現(xiàn)連接，減小了信號(hào)傳輸?shù)木嚯x，提高了信號(hào)傳輸速度。除了信號(hào)傳輸距離，還有引線引入串?dāng)_的問題，也是需要關(guān)注和優(yōu)化的方向。

審核編輯：湯梓紅