一文讀懂什么是數(shù)字 IC 設計

什么是數(shù)字 IC 設計？

數(shù)字 IC 設計是一個程序過程，涉及將規(guī)格和功能轉換為數(shù)字塊，然后進一步轉換為邏輯電路。許多與數(shù)字 IC 設計相關的限制來自代工工藝和技術限制。

設計技能和獨創(chuàng)性是數(shù)字 IC 設計的更高級別階段以及確保設計盡可能高效地滿足規(guī)范的系統(tǒng)和流程開發(fā)的關鍵。

1、綜合與驗證：硬件描述語言與功能驗證

在數(shù)字設計的早期階段開發(fā)的具有行為描述的數(shù)字模塊需要轉換為硬件描述語言 (HDL)，例如 Verilog 或 VHDL。這個階段通常被稱為寄存器傳輸級 (RTL) 階段，它通常包括功能驗證，以確保邏輯實現(xiàn)符合高層規(guī)范。

(a) HDL 代碼示例和 (b) 它描述的電路

在這一步之后，硬件描述然后被轉換成門級網表，在此期間可以嘗試各種實現(xiàn)和優(yōu)化例程以更好地滿足設計目標。此階段的重要考慮因素包括功率預算、速度、占地面積和可靠性。

2、物理 IC 布局：布局規(guī)劃和 IP 核

經過綜合驗證后，門級網表轉化為物理版圖，即IC的層級和物理結構的幾何表示。布局規(guī)劃方法用于確保整個 IC 中的塊和焊盤布局符合設計目標。

由于某些數(shù)字模塊（例如存儲器和寄存器）的結構化和重復性，部分數(shù)字 IC 布局通常使用腳本和自動化軟件流程完成。外部 IP 核也在此階段放置，其中軟件僅顯示 IP 的必要接口部分。在放置所有塊和門之后——以及手動布線，如有必要——布線自動化腳本和軟件用于連接每個元素。

3、驗證和模擬：流片和測試

然后執(zhí)行驗證和模擬，兩者都必須考慮布局的布局和物理特征。如果成功，結果是一個輸出文件，例如 GDSII (GDS2)，代工廠使用內部軟件和流程來制造 IC，即流片階段。在某些情況下，代工廠會發(fā)現(xiàn)設計問題，然后需要設計團隊糾正/確認。

M00/81/D4/wKgZomQSf8WAMkDRABZ936qOS4A939.jpg) 布局和布線后的芯片布局。圖片由 Cadence Design Systems 提供。

流片后，會生產小批量的首次運行或原型 IC，以便進行測試。根據生產 IC 的性能和經濟性，此測試可能會導致重新設計或工藝更改。

數(shù)字集成電路抽象級別

1. 行為的
2. 寄存器傳輸級 (RTL)
3. 功能性
4. 門
5. 晶體管
6. 物理布局

數(shù)字 IC 設計流程

• 以下列表概述了數(shù)字 IC 設計流程中的步驟，包括子步驟：
• 設計規(guī)范
  • 規(guī)格
  • 約束
  • 測試臺開發(fā)
• 高級系統(tǒng)設計
  • 設計分區(qū)
  • 入門 Verilog 行為建模
  • 模擬/功能驗證
  • 集成與驗證
• 邏輯綜合
  • 寄存器傳輸級 (RTL) 轉換為網表
  • 設計劃分為物理塊
  • 時序裕量和時序約束
  • RTL和門級網表驗證
  • 靜態(tài)時序分析
• 平面規(guī)劃
  • 分層 IC 塊放置
  • 電源和時鐘規(guī)劃
• 合成
  • 時序約束和優(yōu)化
  • 靜態(tài)時序分析
  • 更新展示位置
  • 更新電源和時鐘規(guī)劃
• 塊級布局
  • 完整的塊布局和布線
• IC 級布局
  • 所有模塊的IC集成
  • 單元格放置
  • 掃描鏈/時鐘樹插入
  • 信元路由
  • 物理和電氣設計規(guī)則檢查 (DRC)
  • 布局與原理圖 (LVS)
  • 寄生提取
  • 布局后時序驗證
  • GDSII 創(chuàng)建
  • 流片