0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

求一種基于FPGA原型驗(yàn)證系統(tǒng)的圖像處理解決方案

jf_5P3RKFtu ? 來(lái)源:亞科鴻禹 ? 2023-03-17 09:29 ? 次閱讀

視覺(jué)是人類(lèi)最高級(jí)別的感知,以視頻、圖像等形式為信息載體可以創(chuàng)造出豐富多彩的應(yīng)用。視覺(jué)信息處理技術(shù)的實(shí)現(xiàn)和發(fā)展極大改變了現(xiàn)代社會(huì)的生產(chǎn)活動(dòng):智能設(shè)備的拍照和視頻、醫(yī)學(xué)成像、人臉識(shí)別、科學(xué)可視化、行車(chē)記錄、安防監(jiān)控、國(guó)防探測(cè)、太空探索等前沿領(lǐng)域無(wú)不滲透著視覺(jué)信息處理技術(shù),視覺(jué)信息處理已無(wú)處不在,并形成龐大的上下游產(chǎn)業(yè)。

隨著算法水平不斷進(jìn)步和計(jì)算機(jī)處理能力以及存儲(chǔ)能力的提升,再加上市場(chǎng)日益增長(zhǎng)的消費(fèi)應(yīng)用升級(jí)的推動(dòng),從真實(shí)世界中得到的視覺(jué)信息數(shù)據(jù)通過(guò)ADC采集、再到數(shù)字化的算法處理分析、再經(jīng)過(guò)DAC的轉(zhuǎn)換輸出技術(shù),已經(jīng)發(fā)展到相當(dāng)復(fù)雜的水平,其中圖像傳感器采集數(shù)據(jù)的像素不斷提升,圖像信號(hào)處理器能夠?qū)崿F(xiàn)自動(dòng)對(duì)焦、自動(dòng)曝光、壞點(diǎn)去除、鏡頭陰影矯正、去馬賽克、顏色矯正、伽馬矯正、降噪、數(shù)據(jù)的壓縮和存儲(chǔ)等各種功能,滿(mǎn)足更前沿的應(yīng)用場(chǎng)景使得當(dāng)前圖像處理設(shè)計(jì)需要支持復(fù)雜多樣的功能,同時(shí)當(dāng)前數(shù)字圖像處理的應(yīng)用越來(lái)越趨向于小型化SoC系統(tǒng)以適應(yīng)移動(dòng)互聯(lián)網(wǎng)的蓬勃發(fā)展,實(shí)現(xiàn)多重功能和高集成度需求使得當(dāng)前的SoC設(shè)計(jì)復(fù)雜度指數(shù)級(jí)提升,同時(shí)對(duì)設(shè)計(jì)的仿真驗(yàn)證提出了更高要求,不僅需要對(duì)圖形處理設(shè)計(jì)模塊進(jìn)行大量測(cè)試驗(yàn)證,還需要對(duì)目標(biāo)SoC進(jìn)行充分的評(píng)估和驗(yàn)證。

亞科鴻禹VeriTiger原型驗(yàn)證系統(tǒng)

圖像處理解決方案

圖像處理是最直觀可視的應(yīng)用功能實(shí)現(xiàn),FPGA原型驗(yàn)證系統(tǒng)利用真實(shí)的傳感設(shè)備和輸出顯示設(shè)備提供直觀可視的DUT執(zhí)行結(jié)果展現(xiàn),是最適合進(jìn)行圖像處理設(shè)計(jì)功能驗(yàn)證的手段。亞科鴻禹VeriTiger原型驗(yàn)證系統(tǒng)為各類(lèi)圖像處理設(shè)計(jì)提供高性能原型驗(yàn)證解決方案。

22b9b508-c430-11ed-bfe3-dac502259ad0.png

VeriTiger圖像處理原型驗(yàn)證解決方案整體框架

VeriTiger原型驗(yàn)證系統(tǒng)圖像處理解決方案的硬件環(huán)境由VeriTiger原型驗(yàn)證母板、配套功能子卡、采集攝像頭、輸出顯示器、數(shù)據(jù)傳輸連接線(xiàn)組成,通過(guò)子卡提供真實(shí)的外設(shè)來(lái)構(gòu)建設(shè)計(jì)原型,進(jìn)行功能驗(yàn)證并提供深度調(diào)試。配合我司自研軟件ProtoWizard可以進(jìn)行時(shí)鐘電壓的配置,bit文件的燒錄以及統(tǒng)一的子卡管理。

23a98b5a-c430-11ed-bfe3-dac502259ad0.png

為應(yīng)對(duì)不同的視覺(jué)信息處理場(chǎng)景,圖像處理SoC設(shè)計(jì)會(huì)選用各種類(lèi)型的接口協(xié)議以滿(mǎn)足對(duì)采集像素、傳輸速度、集成度等的不同需求。DP、HDMI、MIPI是當(dāng)前最為常見(jiàn)的多媒體處理接口類(lèi)型,亞科鴻禹基于VeriTiger原型驗(yàn)證平臺(tái),提供成熟的DP、HDMI、MIPI子卡硬件以及工程方案。在SoC原型驗(yàn)證過(guò)程中,采用VeriTiger原型驗(yàn)證平臺(tái)和相關(guān)子卡組成完整的驗(yàn)證解決方案,進(jìn)行SoC相關(guān)場(chǎng)景接口的驗(yàn)證,可極大縮短原型驗(yàn)證平臺(tái)的搭建時(shí)間,提升驗(yàn)證效率,從而進(jìn)一步縮短SoC的開(kāi)發(fā)時(shí)間。

01

“DP外設(shè)驗(yàn)證需求” 解決方案:

通過(guò)亞科鴻禹自研的HSMGT-DSIP、HSPI2-GPIO等子卡完成原型環(huán)境創(chuàng)建,啟動(dòng)工程驗(yàn)證。HSMGT-DSIP為DISPLAY輸入輸出子卡,該方案支持Xilinx原生的DISPLAY協(xié)議,通過(guò)調(diào)用Xilinx提供的DisplayPort 1.4 RX Subsystem和DisplayPort 1.4 TX Subsystem IP,選擇本地或AXI4-Stream視頻輸入接口,支持MST和SST輸出。其中包含一個(gè)專(zhuān)用輸入DP接口和一個(gè)專(zhuān)用輸出DP接口,一組GPIO。使用時(shí)可單獨(dú)開(kāi)發(fā)DP的TX發(fā)送端或RX接收端功能;RX端可將HPD、AUX等信號(hào)抓取,針對(duì)調(diào)試DP握手時(shí)遇到的問(wèn)題提供更多的解決思路。

TX工程整體結(jié)構(gòu)如下圖:

23ddd694-c430-11ed-bfe3-dac502259ad0.png

視頻數(shù)據(jù)由Stream Pattern Generator產(chǎn)生,通過(guò)CRC校驗(yàn)后傳輸給TX Subsystem,經(jīng)過(guò)處理后給到Video PHY Controller,最后通過(guò)DP Mainlink輸出。

RX工程整體結(jié)構(gòu)如下圖:

23ecef12-c430-11ed-bfe3-dac502259ad0.png

數(shù)據(jù)由DP Mainlink進(jìn)入,經(jīng)過(guò)Video PHY Controller處理后給到RX Subsystem,隨后進(jìn)行EDID等數(shù)據(jù)的確認(rèn),建立握手后數(shù)據(jù)經(jīng)過(guò)CRC校驗(yàn),給到ILA。

方案適用于驗(yàn)證:

大型視頻處理系統(tǒng)中串行數(shù)字視頻數(shù)據(jù)接收和發(fā)送的插件設(shè)計(jì)。

02

“HDMI外設(shè)驗(yàn)證需求” 解決方案:

通過(guò)亞科鴻禹自研的HSMGT-HD20等子卡完成原型環(huán)境創(chuàng)建,啟動(dòng)工程驗(yàn)證。HSMGT-HD20子卡為HDMI2.0輸入輸出子卡。該方案通過(guò)調(diào)用Xilinx提供的HDMI Transmitter/Receiver Subsystem IP,從PHY層接收捕獲的TMDS數(shù)據(jù),然后從HDMI流中提取視頻和音頻流,并將其轉(zhuǎn)換為視頻和音頻流,以便進(jìn)行視頻、音頻的處理,隨后由HDMI Transmitter Subsystem將處理好的視頻和音頻流傳輸?shù)紿DMI流,從而完成視頻流的傳輸,可選擇AXI4-Stream、Native Video作為HDMI 1.4/2.0子系統(tǒng)的視頻接口。該子卡包含一個(gè)專(zhuān)用輸入HDMI接口和一個(gè)專(zhuān)用輸出HDMI接口,一個(gè)時(shí)鐘芯片,一個(gè)顯示端口定時(shí)器。該子卡輸出為T(mén)I的PHY,輸入直接接到了FPGA的MGT通道。使用時(shí)可以單獨(dú)開(kāi)發(fā)HDMI的TX或者RX功能;TX端掛載了顯示端口重定時(shí)器,支持高達(dá)6Gbps的數(shù)據(jù)速率。搭配時(shí)鐘芯片,可滿(mǎn)足不同分辨率輸出下所需求的時(shí)鐘速率。

下圖為該工程整體結(jié)構(gòu):

2410c216-c430-11ed-bfe3-dac502259ad0.png

工程支持兩種工作方式:

1. Passthrough工作模式。

該模式下,視頻數(shù)據(jù)通過(guò)Source端給入HDMI RX Subsystem,經(jīng)過(guò)處理后由HDMI TX Subsystem輸出到Sink端,完成視頻數(shù)據(jù)的接收和發(fā)送。

2. TX工作模式。

該模式下,視頻數(shù)據(jù)由MicroBlaze產(chǎn)生,經(jīng)過(guò)處理后通過(guò)HDMI TX Subsystem輸出到Sink端。

方案適用于驗(yàn)證:

HDMI視頻系統(tǒng)中HDMI接收和發(fā)送的插件設(shè)計(jì)。

03

“MIPI(Mobile Industry

Processor Interface)

外設(shè)驗(yàn)證需求”解決方案:

MIPI移動(dòng)產(chǎn)業(yè)處理器接口(Mobile Industry Processorinterface)是為移動(dòng)應(yīng)用處理器制定的開(kāi)放標(biāo)準(zhǔn)?,F(xiàn)代移動(dòng)應(yīng)用設(shè)備由于高分辨率的要求,現(xiàn)在基本上都是基于MIPI協(xié)議來(lái)實(shí)現(xiàn)的。方案通過(guò)亞科鴻禹自研的HSPI2-MIPI等子卡完成原型環(huán)境創(chuàng)建,啟動(dòng)工程驗(yàn)證。HSPI2-MIPI子卡為MIPI攝像頭子板,用于視頻接收。該方案采用MIPI CSI-2 RX Subsystem IP,該子系統(tǒng)從MIPI CSI-2攝像機(jī)傳感器捕獲圖像,并輸出AXI4- Stream視頻數(shù)據(jù),以便進(jìn)行圖像處理。該子系統(tǒng)允許快速選擇頂級(jí)參數(shù),并自動(dòng)完成大部分較低級(jí)別參數(shù)化,AXI4-Stream視頻接口允許與其他基于AXI4-Stream的子系統(tǒng)無(wú)縫連接。該子卡包含兩路MIPI微型接頭,支持ov9281,ov9280;兩路FPC接口,支持ov5640;支持三路MMCX差分對(duì)。兩種不同的攝像頭接口,為客戶(hù)提供了不同的選擇。

工程整體結(jié)構(gòu):

243be91e-c430-11ed-bfe3-dac502259ad0.png

數(shù)據(jù)通過(guò)Sensor采集后給到 MIPI CSI-2 RX Subsystem,經(jīng)過(guò)Sensor Demosaic,將拜爾圖像傳感器捕獲的圖像還原出符合色彩顯示設(shè)備的真實(shí)世界色彩后給到VDMA,VDMA將視頻數(shù)據(jù)緩存并輸出。輸出視頻數(shù)據(jù)格式支持AXI-Stream和MIPI PHY形式。

方案適用于驗(yàn)證:

高集成度、高傳輸速率要求的移動(dòng)設(shè)備圖像處理設(shè)計(jì)。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21637

    瀏覽量

    601315
  • 圖像傳感器
    +關(guān)注

    關(guān)注

    68

    文章

    1867

    瀏覽量

    129407
  • 圖像處理
    +關(guān)注

    關(guān)注

    27

    文章

    1279

    瀏覽量

    56587
  • dac
    dac
    +關(guān)注

    關(guān)注

    43

    文章

    2263

    瀏覽量

    190763
  • ADC采集系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    1939

原文標(biāo)題:基于FPGA原型驗(yàn)證系統(tǒng)的圖像處理解決方案

文章出處:【微信號(hào):于博士Jacky,微信公眾號(hào):于博士Jacky】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    解決方案丨EasyGo新能源系統(tǒng)實(shí)時(shí)仿真應(yīng)用

    。二、新能源實(shí)時(shí)仿真技術(shù)新能源實(shí)時(shí)仿真技術(shù)作為一種高效、低成本的研發(fā)手段,已經(jīng)成為新能源技術(shù)發(fā)展的重要支撐。新能源實(shí)時(shí)仿真解決方案可以幫助設(shè)計(jì)者更好地了解新能源產(chǎn)品和系統(tǒng)的性能和特性,提高開(kāi)發(fā)效率,并
    發(fā)表于 10-18 09:37

    FPGA圖像處理領(lǐng)域的優(yōu)勢(shì)有哪些?

    成為圖像處理領(lǐng)域的一種重要技術(shù),并在許多應(yīng)用場(chǎng)景中得到了廣泛的應(yīng)用。隨著FPGA技術(shù)的不斷發(fā)展,相信在未來(lái)的圖像
    發(fā)表于 10-09 14:36

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證一種FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過(guò)程,通過(guò)在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)
    的頭像 發(fā)表于 09-30 08:04 ?530次閱讀
    快速部署<b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?

    邏輯工程師和 FPGA 原型驗(yàn)證工程師在工作重點(diǎn)和職責(zé)上存在定的區(qū)別: FPGA 算法工程師: 主要關(guān)注算法的設(shè)計(jì)和優(yōu)化,以在
    發(fā)表于 09-23 18:26

    基于FPGA的人臉識(shí)別技術(shù)

    基于FPGA(現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)的人臉識(shí)別技術(shù),是一種結(jié)合了高效并行處理能力和靈活可編程性的先進(jìn)圖像處理解決方案。這種技術(shù)在安全監(jiān)控、身
    的頭像 發(fā)表于 07-17 11:42 ?1247次閱讀

    FPGA設(shè)計(jì)經(jīng)驗(yàn)之圖像處理

    處理窗口 對(duì)資源影響成倍增加 基于FPGA設(shè)計(jì)框架舉例: 1、灰度直方圖統(tǒng)計(jì) 直方圖是圖像的灰度分布統(tǒng)計(jì)的一種表示方法,統(tǒng)計(jì)目標(biāo)圖像
    發(fā)表于 06-12 16:26

    大規(guī)模 SoC 原型驗(yàn)證面臨哪些技術(shù)挑戰(zhàn)?

    引言隨著電子設(shè)計(jì)自動(dòng)化(EDA)驗(yàn)證工具的重要性日益增加,開(kāi)發(fā)者們開(kāi)始尋求減少流片成本和縮短開(kāi)發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來(lái)構(gòu)建有效的驗(yàn)證流程成為一種流行的
    的頭像 發(fā)表于 06-06 08:23 ?1083次閱讀
    大規(guī)模 SoC <b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>面臨哪些技術(shù)挑戰(zhàn)?

    基于FPGA的實(shí)時(shí)邊緣檢測(cè)系統(tǒng)設(shè)計(jì),Sobel圖像邊緣檢測(cè),FPGA圖像處理

    摘要 :本文設(shè)計(jì)了一種 基于 FPGA 的實(shí)時(shí)邊緣檢測(cè)系統(tǒng) ,使用OV5640 攝像頭模塊獲取實(shí)時(shí)的視頻圖像數(shù)據(jù),提取圖像邊緣信息并通過(guò) V
    發(fā)表于 05-24 07:45

    fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

    FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?1015次閱讀

    fpga原型驗(yàn)證流程

    FPGA原型驗(yàn)證流程是確保FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過(guò)程,是
    的頭像 發(fā)表于 03-15 15:05 ?1418次閱讀

    FPGA與AISC的差異

    ASIC的驗(yàn)證和調(diào)試需要更復(fù)雜的工具和技術(shù)。 應(yīng)用領(lǐng)域 :FPGA廣泛應(yīng)用于原型驗(yàn)證、信號(hào)處理圖像
    發(fā)表于 02-22 09:54

    原型平臺(tái)是做什么的?proFPGA驗(yàn)證環(huán)境介紹

    proFPGA是mentor的FPGA原型驗(yàn)證平臺(tái),當(dāng)然mentor被西門(mén)子收購(gòu)之后,現(xiàn)在叫西門(mén)子EDA。
    的頭像 發(fā)表于 01-22 09:21 ?1285次閱讀
    <b class='flag-5'>原型</b>平臺(tái)是做什么的?pro<b class='flag-5'>FPGA</b><b class='flag-5'>驗(yàn)證</b>環(huán)境介紹

    什么是FPGA原型驗(yàn)證?FPGA原型設(shè)計(jì)的好處是什么?

    FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)驗(yàn)證專(zhuān)門(mén)應(yīng)用的集成電路(ASIC),專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(AS
    發(fā)表于 01-12 16:13 ?1104次閱讀

    FPGA的電源管理解決方案

    電子發(fā)燒友網(wǎng)站提供《FPGA的電源管理解決方案.pdf》資料免費(fèi)下載
    發(fā)表于 11-24 14:42 ?0次下載
    <b class='flag-5'>FPGA</b>的電源管<b class='flag-5'>理解決方案</b>

    一種LED Backlight驅(qū)動(dòng)解決方案

    電子發(fā)燒友網(wǎng)站提供《一種LED Backlight驅(qū)動(dòng)解決方案.doc》資料免費(fèi)下載
    發(fā)表于 11-14 11:21 ?0次下載
    <b class='flag-5'>一種</b>LED Backlight驅(qū)動(dòng)<b class='flag-5'>解決方案</b>