組合邏輯電路的分析與設(shè)計(jì)

組合邏輯電路

組合邏輯電路: 電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入信號(hào)決定,與電路在此信號(hào)輸入之前的狀態(tài)無(wú)關(guān).

組合邏輯電路的分析

分析方法

分析步驟:

(1) 根據(jù)邏輯電路圖,寫(xiě)出輸出邏輯函數(shù)表達(dá)式;

(2) 根據(jù)邏輯表達(dá)式,列出真值表;

(3) 由真值表或表達(dá)式分析電路功能.

例: 分析下圖所示邏輯電路

邏輯功能:一致電路

組合邏輯電路設(shè)計(jì)

一般步驟:

(1) 由實(shí)際邏輯問(wèn)題列出真值表;

(2) 由真值表寫(xiě)出邏輯表達(dá)式;

(3) 化簡(jiǎn)、變換輸出邏輯表達(dá)式；

(4) 畫(huà)出邏輯圖。

例: 試用與非門(mén)設(shè)計(jì)一個(gè)三變量表決電路,表決規(guī)則為少數(shù)服從多數(shù).

解: (1) 列真值表

設(shè): 由A、B、C表示三個(gè)輸入變量，F(xiàn)表示表決結(jié)果。并設(shè)A、B、C為1表示贊成，為0表示反對(duì)；F為1表示表決通過(guò)，為0 表示不通過(guò)。

(2) 化簡(jiǎn)、求最簡(jiǎn)函數(shù)表達(dá)式

(3) 畫(huà)出電路圖

例 設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)比較器。

解：

列真值表：

畫(huà)卡諾圖化簡(jiǎn)：

按F1、F2和F3表達(dá)式可方便地用門(mén)電路實(shí)現(xiàn)比較器的邏輯功能。