封裝技術(shù)的發(fā)展歷程 存儲(chǔ)器容量需求是否影響芯片技術(shù)

在半導(dǎo)體行業(yè)競爭日趨激烈的背景下，封裝工藝作為一種部署更小型、更輕薄、更高效、和更低功耗半導(dǎo)體的方法，其重要性日益凸顯。同時(shí)，封裝工藝也可響應(yīng)半導(dǎo)體小型化技術(shù)的限制和滿足其他市場需求。

封裝工藝是指對半導(dǎo)體制成品進(jìn)行包裝的過程，使其免受損壞，同時(shí)將半導(dǎo)體電路中的電線與外部連接。此前，封裝工藝通常被視為一種簡單的輔助工作，屬于半導(dǎo)體制造的后工序，而非確定半導(dǎo)體質(zhì)量的前工序。然而，近年來，隨著晶體管的特征尺寸縮小到5nm以下，加之半導(dǎo)體制造業(yè)在未來幾年面臨物理尺寸限制的可能性越來越大，封裝技術(shù)也得到了前所未有的關(guān)注。

封裝工藝關(guān)乎半導(dǎo)體產(chǎn)品，是與客戶休戚相關(guān)的關(guān)鍵工藝。下面我們將詳細(xì)探討封裝技術(shù)，了解封裝技術(shù)的未來趨勢。

對封裝技術(shù)的重新思考

圖1.封裝技術(shù)的發(fā)展歷程

隨著市場對高性能和高容量存儲(chǔ)器產(chǎn)品的需求不斷增加，從十年前開始，諸如*重新分配層（RDL）、*倒片封裝（Flip Chip）和*硅穿孔（TSV）等封裝技術(shù)得到了積極廣泛的應(yīng)用【圖1】。這些技術(shù)顛覆了傳統(tǒng)的芯片級(jí)封裝方法，在硅晶圓或芯片堆疊結(jié)構(gòu)晶圓中進(jìn)行工藝處理，大幅提高了產(chǎn)品的性能和容量。需要指出的是，SK海力士憑借業(yè)界領(lǐng)先的TSV堆疊技術(shù)引領(lǐng)市場發(fā)展，這其中包括高帶寬存儲(chǔ)器（HBM）封裝存儲(chǔ)器解決方案，以及用于服務(wù)器的高密度存儲(chǔ)器（HDM）三維堆疊（3DS）技術(shù)【圖2】。

圖2. FO-WLP封裝計(jì)劃包含模壓優(yōu)先選項(xiàng)(die-first)和重新分配層（RDL）優(yōu)先封裝選項(xiàng)（來源：Micromachines，《EE Times》雜志)

2016年，SK海力士率先應(yīng)用*批量回流焊（mass reflow）工藝，將4塊50 um厚芯片相互堆疊，并結(jié)合TSV堆疊技術(shù)，成功開發(fā)出一款服務(wù)器專用3DS存儲(chǔ)器。近期，公司將這項(xiàng)技術(shù)應(yīng)用于HBM產(chǎn)品的8層堆疊上。通過采用多個(gè)熱假凸塊作為散熱路徑，并使用具有優(yōu)良導(dǎo)熱性的塑封料作為間隙填充材料，SK海力士大大改善了因存儲(chǔ)器帶寬增加而引起的散熱問題，同時(shí)也大幅降低了TSV的高昂制造成本。

*重新分配層（Ridistribution Layer,簡稱RDL）：一種重新布線技術(shù)；RDL技術(shù)旨在重新排列已經(jīng)在晶圓上形成的焊盤，通過形成額外的金屬布線層，將焊盤重塑到所需位置。

*倒片封裝（Flip Chip）：在芯片的焊盤上形成凸點(diǎn)（幾十微米（?）大小，稱為焊球），將凸點(diǎn)翻轉(zhuǎn)然后與基板鍵合的方法

*硅穿孔（Through-siliconvia, 簡稱TSV）：一種通過在硅芯片內(nèi)部鉆孔（通孔）形成通過電極，然后將多個(gè)芯片垂直3D堆疊的方法；與引線連接方法相比，該方法封裝面積更小，并且在相同厚度下可以堆疊更多的芯片。此外，由于該方法可以在最短的距離內(nèi)連接多個(gè)I/O，因此可以達(dá)到實(shí)現(xiàn)高帶寬和降低功耗兩全其美的效果。

*批量回流模制底部填充（Mass reflow molded underfill，簡稱MR-MUF）：將多個(gè)芯片放置在下層基板上，通過回流焊一次性粘合，然后同時(shí)用模塑料填充芯片之間或芯片與基板之間間隙的方法，該方法主要用于倒片封裝和TSV芯片堆疊方法。

存儲(chǔ)器容量需求影響芯片技術(shù)

HBM中所使用的TSV技術(shù)是一種使用硅穿孔電極（TSV）和微凸塊垂直堆疊多個(gè)芯片（通常為4-8個(gè)芯片）的方法。由于市場對高容量存儲(chǔ)器產(chǎn)品需求不斷增加，預(yù)計(jì)未來將需要12-16層甚至更高的多芯片堆疊技術(shù)。為了實(shí)現(xiàn)這一目標(biāo)，不僅需要減小芯片的厚度和凸塊電極的尺寸，而且在不久的將來還需要應(yīng)用混合鍵合（hybrid bonding）技術(shù)*，去除芯片之間的填充物，使其直接連接到銅電極上【圖3】。

圖3.使用TSV技術(shù)的存儲(chǔ)器產(chǎn)品

與使用微凸塊的方法相比，混合鍵合方法可以大幅縮小電極尺寸，從而增加單位面積上的I/O數(shù)量，進(jìn)而大幅降低功耗。與此同時(shí)，混合鍵合方法可以顯著縮小芯片之間的間隙，由此實(shí)現(xiàn)大容量封裝。此外，它還可以改善芯片散熱性能，有效地解決因耗電量增加而引起的散熱問題。

*混合鍵合：一種同時(shí)鍵合金屬電極（如銅電極）和無機(jī)絕緣層的方法；該方法可以將至少兩個(gè)不同的芯片集成到同一個(gè)封裝中，縮小互連間距，有望廣泛應(yīng)用于芯片(SoC)裸片、SoC存儲(chǔ)器和存儲(chǔ)器上的多系統(tǒng)垂直堆疊。

平衡容量與熱量生成

除了需要TSV技術(shù)在容量方面的創(chuàng)新外，人們還需要高速芯片和存儲(chǔ)器芯片的*異構(gòu)集成解決方案，以最大限度地發(fā)揮系統(tǒng)內(nèi)存儲(chǔ)器產(chǎn)品的特性。此外，人們還需要全新封裝解決方案，來解決因存儲(chǔ)器芯片功率增加而引起的散熱問題，以及因堆疊的存儲(chǔ)器芯片數(shù)量增加而產(chǎn)生的厚度限制要求。*扇出型晶圓級(jí)封裝（Fan-out WLP）是一種通過使用晶圓級(jí)重新布線技術(shù)將芯片的I/O焊盤遷移到芯片外部區(qū)域的技術(shù)。這種先進(jìn)的封裝技術(shù)目前被積極應(yīng)用于應(yīng)用處理器（AP）和電源管理芯片（PMIC）等非存儲(chǔ)器芯片上。該技術(shù)可以使用重新分配層來替代基板，從而減小封裝厚度。此舉還可以改善芯片散熱效果，因此人們正在積極研究將這一技術(shù)應(yīng)用于存儲(chǔ)器產(chǎn)品的可行性。

此外，為了解決存儲(chǔ)器裝置的技術(shù)縮減限制和功率消耗問題，目前人們正在積極研究異構(gòu)芯片（而非存儲(chǔ)器芯片）集成技術(shù)。通過采用扇出型封裝技術(shù)可以在不同形式的封裝中實(shí)現(xiàn)上述目標(biāo)，不僅提高了存儲(chǔ)器產(chǎn)品的性能，而且可以通過新的應(yīng)用場景實(shí)現(xiàn)擴(kuò)展【圖4】。

圖4.采用微凸塊和混合鍵合方法的垂直分層(Vertical Lamination)示意圖

扇出型封裝技術(shù)可以與包括引線鍵合、 TSV、重新分配和凸塊技術(shù)等在內(nèi)的各種封裝技術(shù)相融合，對各種形式的存儲(chǔ)器產(chǎn)品進(jìn)行封裝。由于存儲(chǔ)器芯片需要足夠的容量，扇出型晶圓級(jí)封裝結(jié)構(gòu)將成為一項(xiàng)關(guān)鍵實(shí)施技術(shù)，能夠?qū)崿F(xiàn)垂直堆疊。除了通用的扇出型RDL技術(shù)外，存儲(chǔ)器產(chǎn)品的扇出型晶圓級(jí)封裝還必須從多個(gè)堆疊芯片的I/O垂直連接扇出RDL布線，因此，確保電氣特性和布線質(zhì)量至關(guān)重要。

圖5.扇出(fan-out WLP)型晶圓級(jí)封裝示意圖

*異構(gòu)集成解決方案(Heterogeneous Integration Solution)：一種在同一封裝中部署不同類型（異構(gòu)）器件的方法

*扇出型晶圓級(jí)封裝（Fan-out wafer-level packaging, 簡稱Fan-out WLP）：通過擴(kuò)展芯片，在外部區(qū)域形成一個(gè)用于外部連接的球狀端子。這種方法無需使用PCB基板，可以減小封裝厚度，節(jié)約PCB基板成本。此外，這種方法還可以通過重新分配，簡化在水平方向上橋接異構(gòu)芯片的操作，因而可以用于多功能和高性能的存儲(chǔ)器系統(tǒng)中。

封裝轉(zhuǎn)型，促進(jìn)增長

研究發(fā)現(xiàn)，使用TSV技術(shù)和扇出型技術(shù)的3D堆疊技術(shù)預(yù)計(jì)將分別以每年20%和15%的速度增長。這也表明，這些都是高端封裝領(lǐng)域的代表性技術(shù)。TSV和扇出型晶圓級(jí)封裝技術(shù)正在不斷發(fā)展完善，以便更好地消除當(dāng)前存儲(chǔ)器產(chǎn)品面臨的各種局限性。

編輯：黃飛