0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

半導體行業(yè)之刻蝕工藝介紹

FindRF ? 來源:FindRF ? 2023-04-10 09:40 ? 次閱讀

金屬刻蝕具有良好的輪廓控制、殘余物控制,防止金屬腐蝕很重要。金屬刻蝕時鋁中如果有少量銅就會引起殘余物問題,因為CuCl2的揮發(fā)性極低且會停留在晶圓表面??梢酝ㄟ^物理的離子轟擊將Cud?從表面移除掉,或通過化學性刻蝕在CuCl2的下方形成底切將CuCl2從表面移除。

由于CuCl2微粒和晶圓表面都因為等離子體帶負電,所以必須通過靜電力將CuCl2從表面移除。晶圓暴露于大氣之前必須先剝除光刻膠,否則沉積在PR和側(cè)壁上的殘留氯元素會和H2O發(fā)生反應形成HC1,進而造成金屬腐蝕問題。

對于HKMG工藝的先柵法,需要刻蝕介質(zhì)硬掩膜柵堆積薄膜、,多晶硅和TiN薄膜(見下圖)。刻蝕工藝與一般多晶硅柵刻蝕工藝類似,第一步為利用突破刻蝕過程圖形化介質(zhì)硬掩膜;然后為主要刻蝕工藝,使用氟等離子體去除多晶硅;金屬刻蝕過程使用Cl或HBr具有對覆蓋層有較高選擇性的TiN和高左電介質(zhì)層。

對于多晶硅柵刻蝕,可以加入氧氣以提高對二氧化硅的刻蝕選擇性。然而,對于金屬柵刻蝕,在等離子體中增加氧氣可能會導致TiN的氧化,形成二氧化鈦并導致柵金屬損失。

TiN的刻蝕也需要圖形化銅低k互連ULK介電質(zhì)的硬掩膜,如下圖所示。

22e6190c-d6f2-11ed-bfe3-dac502259ad0.png

去光刻膠

刻蝕結(jié)束之后,光刻膠必須被去除。去光刻膠使用濕法或干法過程。干法去除光刻膠通常使用氧氣。水蒸氣通常附加在等離子體中以提供額外的氧化劑去除光刻膠和氫自由基,從而能夠除去側(cè)壁和光刻膠中的氯元素。

對于金屬刻蝕,當晶圓暴露在潮濕空氣中之前,刻蝕之后的去光刻膠非常重要。這是因為大氣中的水汽會和側(cè)壁沉積物中的氯反應生成鹽酸,進而刻蝕鋁造成金屬腐蝕。在去光刻膠過程中使用的基本化學反應為:

231f655e-d6f2-11ed-bfe3-dac502259ad0.png

下圖顯示了具有遠程等離子體源的去除光刻膠反應室示意圖。這個反應室可以和刻蝕室放在同一工作線上以便在相同的主機內(nèi)進行光刻膠去除。

2331ba24-d6f2-11ed-bfe3-dac502259ad0.png

干法化學刻蝕

干法化學刻蝕可以使用加熱后不穩(wěn)定的化學氣體,如XeF2和O3,或利用遠程等離子體RP( Remote Plasma)源在遠端等離子體室中產(chǎn)生自由基,再將自由基注入反應室中。由于這些不穩(wěn)定氣體非常昂貴并難以存儲,所以IC生產(chǎn)較常使用遠程等離子體過程。

通過遠程等離子體源并利用離子轟擊產(chǎn)生的等離子體可以在晶圓表面上形成化學性強的自由基,所以干法化學刻蝕能應用在薄膜剝除刻蝕中。干法化學刻蝕優(yōu)于濕法化學刻蝕之處在于它能和另一座RIE反應室設在同一臺機器的生產(chǎn)線上,從而能夠用臨場方式處理晶圓并提高產(chǎn)量。

所謂酒杯狀接觸窗就是其中的一個例子(見下圖)。等離子體刻蝕室能和RIE反應室放置于同一個大型主機上。首先,晶圓在RP刻蝕室中進行等向性刻蝕,然后再轉(zhuǎn)移到RIE反應室中進行非等向性刻蝕。RP刻蝕的其他應用包括在LOCOS過程中的氮化硅層剝除及多晶硅緩沖層LOCOS(PBL)過程中的氮化硅和多晶硅層剝除。

234acae6-d6f2-11ed-bfe3-dac502259ad0.png







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    334

    文章

    26855

    瀏覽量

    214335
  • 晶圓
    +關注

    關注

    52

    文章

    4815

    瀏覽量

    127670
  • HKMG
    +關注

    關注

    0

    文章

    8

    瀏覽量

    12853
  • 等離子技術(shù)

    關注

    0

    文章

    9

    瀏覽量

    8096

原文標題:半導體行業(yè)(一百六十七)之刻蝕工藝(十八)

文章出處:【微信號:FindRF,微信公眾號:FindRF】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    半導體行業(yè)刻蝕工藝

    等離子體圖形化刻蝕過程中,刻蝕圖形將影響刻蝕速率和刻蝕輪廓,稱為負載效應。負載效應有兩種:宏觀負載效應和微觀負載效應。
    發(fā)表于 02-08 09:41 ?3764次閱讀

    半導體前端工藝刻蝕工藝

    半導體前端工藝第三篇中,我們了解了如何制作“餅干模具”。本期,我們就來講講如何采用這個“餅干模具”印出我們想要的“餅干”。這一步驟的重點,在于如何移除不需要的材料,即“刻蝕(Etching)
    發(fā)表于 08-10 15:06 ?999次閱讀

    6英寸半導體工藝代工服務

    ` 本帖最后由 firstchip 于 2015-1-20 10:54 編輯 北京飛特馳科技有限公司對外提供6英寸半導體工藝代工服務和工藝加工服務,包括:產(chǎn)品代工、短流程加工、單項工藝
    發(fā)表于 01-07 16:15

    【新加坡】知名半導體晶圓代工廠招聘資深刻蝕工藝工程師和刻蝕設備主管!

    新加坡知名半導體晶圓代工廠招聘資深刻蝕工藝工程師和刻蝕設備主管!此職位為內(nèi)部推薦,深刻蝕工藝工程
    發(fā)表于 04-29 14:23

    振奮!中微半導體國產(chǎn)5納米刻蝕機助力中國芯

    ,以及在下面緊貼著抗蝕膜的一層硅。刻蝕(英語:etching)是半導體器件制造中利用化學途徑選擇性地移除沉積層特定部分的工藝刻蝕對于器件的電學性能十分重要。如果
    發(fā)表于 10-09 19:41

    半導體失效分析項目介紹

    半導體失效分析項目介紹,主要包括點針工作站(Probe Station)、反應離子刻蝕(RIE)、微漏電偵測系統(tǒng)(EMMI)、X-Ray檢測,缺陷切割觀察系統(tǒng)(FIB系統(tǒng))等檢測試驗。
    發(fā)表于 11-26 13:58

    半導體刻蝕工藝

    半導體刻蝕工藝
    發(fā)表于 02-05 09:41

    《炬豐科技-半導體工藝半導體行業(yè)的濕化學分析——總覽

    書籍:《炬豐科技-半導體工藝》文章:半導體行業(yè)的濕化學分析——總覽編號:JFSJ-21-075作者:炬豐科技網(wǎng)址:http://www.wetsemi.com/index.html對液
    發(fā)表于 07-09 11:30

    干法刻蝕工藝介紹

    刻蝕半導體IC制造中的至關重要的一道工藝,一般有干法刻蝕和濕法刻蝕兩種,干法刻蝕和濕法
    發(fā)表于 06-13 14:43 ?6次下載

    半導體行業(yè)刻蝕工藝技術(shù)

    DRAM柵工藝中,在多晶硅上使用鈣金屬硅化物以減少局部連線的電阻。這種金屬硅化物和多晶硅的堆疊薄膜刻蝕需要增加一道工藝刻蝕W或WSi2,一般先使用氟元素
    發(fā)表于 04-07 09:48 ?3557次閱讀

    半導體行業(yè)刻蝕工藝介紹

    壓力主要控制刻蝕均勻性和刻蝕輪廓,同時也能影響刻蝕速率和選擇性。改變壓力會改變電子和離子的平均自由程(MFP),進而影響等離子體和刻蝕速率的均勻性。
    的頭像 發(fā)表于 04-17 10:36 ?3024次閱讀

    半導體工藝金屬布線工藝介紹

    本篇要講的金屬布線工藝,與前面提到的光刻、刻蝕、沉積等獨立的工藝不同。在半導體制程中,光刻、刻蝕工藝
    發(fā)表于 04-25 10:38 ?1626次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>工藝</b><b class='flag-5'>之</b>金屬布線<b class='flag-5'>工藝</b><b class='flag-5'>介紹</b>

    半導體前端工藝刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形

    半導體制程工藝中,有很多不同名稱的用于移除多余材料的工藝,如“清洗”、“刻蝕”等。如果說“清洗”工藝是把整張晶圓上多余的不純物去除掉,“
    的頭像 發(fā)表于 06-15 17:51 ?1898次閱讀
    <b class='flag-5'>半導體</b>前端<b class='flag-5'>工藝</b>:<b class='flag-5'>刻蝕</b>——有選擇性地<b class='flag-5'>刻蝕</b>材料,以創(chuàng)建所需圖形

    半導體圖案化工藝流程之刻蝕(一)

    Dimension, CD)小型化(2D視角),刻蝕工藝從濕法刻蝕轉(zhuǎn)為干法刻蝕,因此所需的設備和工藝更加復雜。由于積極采用3D單元堆疊方法
    的頭像 發(fā)表于 06-26 09:20 ?1465次閱讀
    <b class='flag-5'>半導體</b>圖案化<b class='flag-5'>工藝</b>流程之<b class='flag-5'>刻蝕</b>(一)

    半導體前端工藝(第四篇):刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形

    半導體前端工藝(第四篇):刻蝕——有選擇性地刻蝕材料,以創(chuàng)建所需圖形
    的頭像 發(fā)表于 11-27 16:54 ?718次閱讀
    <b class='flag-5'>半導體</b>前端<b class='flag-5'>工藝</b>(第四篇):<b class='flag-5'>刻蝕</b>——有選擇性地<b class='flag-5'>刻蝕</b>材料,以創(chuàng)建所需圖形