0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

跨時(shí)鐘域電路設(shè)計(jì):?jiǎn)沃芷诿}沖信號(hào)如何跨時(shí)鐘域

FPGA技術(shù)驛站 ? 來(lái)源:FPGA技術(shù)驛站 ? 作者:FPGA技術(shù)驛站 ? 2023-04-20 09:38 ? 次閱讀

對(duì)于脈沖信號(hào)時(shí)鐘域,XPM_CDC提供了模塊xpm_cdc_pulse,如下圖所示。該模塊有5個(gè)參數(shù),其中參數(shù)DEST_SYNC_FF用于確定級(jí)聯(lián)觸發(fā)器的個(gè)數(shù);INIT_SYNC_FF用于確定仿真時(shí)是否使用觸發(fā)器初始值;

參數(shù)REG_OUTPUT用于確定是否對(duì)最終輸出信號(hào)寄存;參數(shù)RST_USED用于確定是否使用復(fù)位信號(hào);參數(shù)SIM_ASSERT_CHK則用于確定是否顯示仿真信息。從輸入/輸出端口來(lái)看,源端時(shí)鐘域的輸入信號(hào)為src_pulse和src_rst;

目的端時(shí)鐘域的輸入信號(hào)為dest_rst,輸出信號(hào)為dest_pulse(src_pulse跨時(shí)鐘域后的結(jié)果)。

98890990-df1b-11ed-bfe3-dac502259ad0.png

這些參數(shù)對(duì)仿真以及實(shí)際電路都有較大影響。如果參數(shù)INIT_SYNC_FF為0,同時(shí)RST_USED也為0,這就表明了仿真時(shí)不能使用同步寄存器鏈路的初始值,同時(shí)也沒(méi)有復(fù)位信號(hào)對(duì)其復(fù)位,這樣仿真時(shí)就會(huì)出現(xiàn)未知態(tài),如下圖所示。

98d089dc-df1b-11ed-bfe3-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 模塊
    +關(guān)注

    關(guān)注

    7

    文章

    2659

    瀏覽量

    47298
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6660

    文章

    2421

    瀏覽量

    202912
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    1995

    瀏覽量

    61016
  • 脈沖信號(hào)
    +關(guān)注

    關(guān)注

    6

    文章

    392

    瀏覽量

    36891
  • 時(shí)鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    51

    瀏覽量

    9524

原文標(biāo)題:跨時(shí)鐘域電路設(shè)計(jì)(4):?jiǎn)沃芷诿}沖信號(hào)如何跨時(shí)鐘域

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    時(shí)鐘控制信號(hào)傳輸設(shè)計(jì)方案

    clk2的時(shí)鐘。當(dāng)clk1比clk2的頻率高時(shí),則稱模塊1(相對(duì)于模塊2)為快時(shí)鐘,而模塊2位為慢時(shí)鐘
    發(fā)表于 10-16 15:47 ?1133次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>控制<b class='flag-5'>信號(hào)</b>傳輸設(shè)計(jì)方案

    關(guān)于時(shí)鐘信號(hào)的處理方法

    我在知乎看到了多bit信號(hào)時(shí)鐘的問(wèn)題,于是整理了一下自己對(duì)于時(shí)鐘
    的頭像 發(fā)表于 10-09 10:44 ?5911次閱讀

    看看Stream信號(hào)里是如何做時(shí)鐘握手的

    邏輯出身的農(nóng)民工兄弟在面試時(shí)總難以避免“時(shí)鐘”的拷問(wèn),在諸多時(shí)鐘的方法里,握手是一種常見
    發(fā)表于 07-07 17:25

    時(shí)鐘信號(hào)的幾種同步方法研究

    時(shí)鐘信號(hào)的同步方法應(yīng)根據(jù)源時(shí)鐘與目標(biāo)時(shí)鐘的相位關(guān)系、該
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號(hào)</b>的幾種同步方法研究

    CDCbit脈沖時(shí)鐘的處理介紹

    ,基本原理就是把脈沖信號(hào)進(jìn)行展寬。 脈沖同步器應(yīng)用場(chǎng)景: 適用bit脈沖信號(hào)
    的頭像 發(fā)表于 03-22 09:54 ?3452次閱讀

    總線半握手時(shí)鐘處理

    總線半握手時(shí)鐘處理 簡(jiǎn)要概述: 在上一篇講了bit脈沖同步器
    的頭像 發(fā)表于 04-04 12:32 ?2787次閱讀
    總線半握手<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理

    關(guān)于時(shí)鐘的詳細(xì)解答

    每一個(gè)做數(shù)字邏輯的都繞不開時(shí)鐘處理,談一談SpinalHDL里用于時(shí)鐘處理的一些手段方法
    的頭像 發(fā)表于 04-27 10:52 ?4222次閱讀
    關(guān)于<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的詳細(xì)解答

    時(shí)鐘電路設(shè)計(jì):多位寬數(shù)據(jù)通過(guò)FIFO時(shí)鐘

    FIFO是實(shí)現(xiàn)多位寬數(shù)據(jù)的異步時(shí)鐘操作的常用方法,相比于握手方式,F(xiàn)IFO一方面允許發(fā)送端在每個(gè)時(shí)鐘周期都發(fā)送數(shù)據(jù),另一方面還可以對(duì)數(shù)據(jù)
    的頭像 發(fā)表于 05-11 14:01 ?2886次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>:多位寬數(shù)據(jù)通過(guò)FIFO<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    時(shí)鐘電路設(shè)計(jì)總結(jié)

    時(shí)鐘操作包括同步時(shí)鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?694次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>總結(jié)

    FPGA時(shí)鐘處理方法(一)

    時(shí)鐘是FPGA設(shè)計(jì)中最容易出錯(cuò)的設(shè)計(jì)模塊,而且一旦時(shí)鐘出現(xiàn)問(wèn)題,定位排查會(huì)非常困難,因?yàn)?/div>
    的頭像 發(fā)表于 05-25 15:06 ?1903次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(一)

    FPGA時(shí)鐘處理方法(二)

    上一篇文章已經(jīng)講過(guò)了bit時(shí)鐘的處理方法,這次解說(shuō)一下多bit的時(shí)鐘
    的頭像 發(fā)表于 05-25 15:07 ?963次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(二)

    從處理bit時(shí)鐘信號(hào)同步問(wèn)題來(lái)入手

    在數(shù)字電路中,時(shí)鐘處理是個(gè)很龐大的問(wèn)題,因此將會(huì)作為一個(gè)專題來(lái)陸續(xù)分享。今天先來(lái)從處理bit
    發(fā)表于 06-27 11:25 ?1556次閱讀
    從處理<b class='flag-5'>單</b>bit<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號(hào)</b>同步問(wèn)題來(lái)入手

    時(shí)鐘電路設(shè)計(jì)—單比特信號(hào)傳輸

    時(shí)鐘(CDC)的應(yīng)從對(duì)亞穩(wěn)定性和同步性的基本了解開始。
    的頭像 發(fā)表于 06-27 14:25 ?989次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>—單比特<b class='flag-5'>信號(hào)</b>傳輸

    時(shí)鐘電路設(shè)計(jì):?jiǎn)挝粚?b class='flag-5'>信號(hào)如何時(shí)鐘

    單位寬(Single bit)信號(hào)即該信號(hào)的位寬為1,通??刂?b class='flag-5'>信號(hào)居多。對(duì)于此類信號(hào),如需時(shí)鐘
    的頭像 發(fā)表于 08-16 09:53 ?1194次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>:?jiǎn)挝粚?b class='flag-5'>信號(hào)</b>如何<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    如何處理時(shí)鐘這些基礎(chǔ)問(wèn)題

    對(duì)于數(shù)字設(shè)計(jì)人員來(lái)講,只要信號(hào)從一個(gè)時(shí)鐘跨越到另一個(gè)時(shí)鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“
    發(fā)表于 01-08 09:39 ?571次閱讀
    如何處理<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>這些基礎(chǔ)問(wèn)題