0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在層次化設(shè)計中必須要使用的ETM時序模型文件

冬至子 ? 來源:數(shù)字后端IC芯片設(shè)計 ? 作者:Tao濤 ? 2023-07-03 14:39 ? 次閱讀

今天我們要介紹的時序分析概念是ETM。全稱 extracted timing model 。這是在層次化設(shè)計中必須要使用的一個時序模型文件。由block owner產(chǎn)生,在頂層設(shè)計使用。

當(dāng)block owner做完P(guān)R以后,需要將block邊界上的timing信息抽取出來,存放成一個timing lib文件。這個lib文件就是ETM文件。可以將做完P(guān)R的block理解為一個Macro,ETM就是該Macro的lib文件。頂層讀入每個block的ETM文件后,就能看到block邊界上的timing信息。

根據(jù)設(shè)計階段的不同,我們可以在preCTS, postCTS以及postRoute之后分別抽取ETM供頂層人員使用,當(dāng)然越往后階段的ETM越精確.

來看看ETM文件里有什么內(nèi)容:

boundary timing arc :包括in2reg,reg2out,in2out三種timing path的信息,reg2reg的path會被忽略

圖片

1) In2reg:

存入ETM中的是setup和hold的arc

Setup arc = data path delay (input to FF) + FF setup value – clock path delay

Hold arc value = data path delay (input to FF) - FF hold value – clock path delay

圖片

2) Reg2Out

存入ETM中的是時序邏輯的延遲

時序邏輯延遲 = delay (CLK到CK pin) + delay (CK pin到output port).

圖片

3) In2Out

存入ETM中的是組合邏輯的延遲

組合邏輯延遲 = Path delay

圖片

當(dāng)然,ETM model里還會保存很多內(nèi)容,比如

Design rule (max fanout, max_transition, max_cap)

Clocks (包括create_clock和generate clock)

圖片

Path Exceptions, case constant等,大家有興趣可以去研究下。

使用方法

**PT: **extract_model

extract_model -library_cell -output model2 -format {db}

EDI: do_extract_model

do_extract_model -cell_name test_model -library_name test_lib test.lib

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時序邏輯電路
    +關(guān)注

    關(guān)注

    2

    文章

    94

    瀏覽量

    16521
  • 時序分析
    +關(guān)注

    關(guān)注

    2

    文章

    127

    瀏覽量

    22542
  • ETM
    ETM
    +關(guān)注

    關(guān)注

    0

    文章

    9

    瀏覽量

    7590
收藏 人收藏

    評論

    相關(guān)推薦

    FPGA案例之時序路徑與時序模型解析

    表。 這4類路徑,我們最為關(guān)心是②的同步時序路徑,也就是FPGA內(nèi)部的時序邏輯。 時序模型 典型的時序
    的頭像 發(fā)表于 11-17 16:41 ?3062次閱讀
    FPGA案例之<b class='flag-5'>時序</b>路徑與<b class='flag-5'>時序</b><b class='flag-5'>模型</b>解析

    如何快速學(xué)習(xí)FPGA之煉獄傳奇層次

    、鼠標(biāo)、顯示器構(gòu)成一樣。分好模塊以后,我們就必須要一個頂層文件,將多個模塊連接起來。下面依然用一個50MHz的晶振點亮一個流水燈進(jìn)行層次設(shè)計為例進(jìn)行講解。首先考慮流水燈由哪幾個模塊構(gòu)
    發(fā)表于 06-18 10:20

    怎么Cadence實現(xiàn)層次設(shè)計

    。很欣賞Altium安裝目錄下給的例子,層次設(shè)計十分美觀大方。比如這樣:搜索了很久,沒有搜索到滿意的回答,關(guān)于怎么Cadence實現(xiàn)層次
    發(fā)表于 11-12 08:55

    請問與PC機(jī)連接調(diào)試必須要使用RS232轉(zhuǎn)USB轉(zhuǎn)接線嗎

    請問與PC機(jī)連接調(diào)試,必須要使用RS232轉(zhuǎn)USB轉(zhuǎn)接線嗎,直接用配套的交叉線連接OK1028A與PS機(jī)的RS232公頭可以嗎?
    發(fā)表于 12-31 07:47

    AD2S1210的reset管腳配置,是必須要外加電路達(dá)到供電時序要求嗎?

    我想問下關(guān)于旋變解碼芯片AD2S1210的reset管腳的配置問題,是必須要加外加電路達(dá)到供電時序要求嗎?一直處于高電平狀態(tài)是否能夠正常工作呢?請不吝賜教,謝謝!
    發(fā)表于 12-12 06:44

    網(wǎng)絡(luò)設(shè)備層次模型中所處的位置

    網(wǎng)絡(luò)設(shè)備層次模型中所處的位置 分層模型,對等是一個很重要的概念,因
    發(fā)表于 06-09 19:27 ?1042次閱讀
    網(wǎng)絡(luò)設(shè)備<b class='flag-5'>在</b><b class='flag-5'>層次</b><b class='flag-5'>模型</b>中所處的位置

    一種新的軟件測試模型—軟件層次模型

    了一種新的軟件測試模型軟件層次模型。該模型涵蓋了軟件與外部環(huán)境之間的交互,同時描述了軟件內(nèi)部結(jié)構(gòu)信息。還給出了該
    發(fā)表于 12-08 11:02 ?0次下載
    一種新的軟件測試<b class='flag-5'>模型</b>—軟件<b class='flag-5'>層次</b><b class='flag-5'>化</b><b class='flag-5'>模型</b>

    時序分析的基本概念ETM的詳細(xì)介紹及如何應(yīng)用的資料概述

    今天我們要介紹的時序分析概念是ETM。全稱extracted timing model。這是層次設(shè)計
    的頭像 發(fā)表于 09-24 19:30 ?1.8w次閱讀
    <b class='flag-5'>時序</b>分析的基本概念<b class='flag-5'>ETM</b>的詳細(xì)介紹及如何應(yīng)用的資料概述

    VHDL層次文件設(shè)計的應(yīng)用實驗說明資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL層次文件設(shè)計的應(yīng)用實驗說明資料概述。一、 實驗?zāi)康?. 鞏固VHDL層次
    發(fā)表于 10-17 08:00 ?7次下載
    VHDL<b class='flag-5'>層次</b><b class='flag-5'>化</b><b class='flag-5'>文件</b>設(shè)計的應(yīng)用實驗說明資料概述

    FPGA設(shè)計中層次結(jié)構(gòu)設(shè)計和復(fù)位策略影響著FPGA的時序

    FPGA設(shè)計,層次結(jié)構(gòu)設(shè)計和復(fù)位策略影響著FPGA的時序高速設(shè)計時,合理的層次結(jié)構(gòu)設(shè)計與正確的復(fù)位策略可以優(yōu)化
    發(fā)表于 02-15 15:15 ?991次閱讀

    單片機(jī)程序為什么必須要包含CONST H

    下面就介紹一下我的單片機(jī)程序里必須要包含的一個頭文件----“const.h”,完整內(nèi)容如下:
    發(fā)表于 08-15 17:32 ?2次下載
    單片機(jī)程序為什么<b class='flag-5'>必須要</b>包含CONST H

    層次設(shè)計方法講解

      層次設(shè)計是指在一個大型設(shè)計任務(wù),將目標(biāo)層分解,各個層次上進(jìn)行設(shè)計的方法。
    的頭像 發(fā)表于 11-19 07:08 ?5640次閱讀

    NuMaker-ETM-M487原理圖、PCB和Gerber文件

    NuMaker-ETM-M487原理圖、PCB和Gerber文件
    發(fā)表于 11-08 19:27 ?1次下載
    NuMaker-<b class='flag-5'>ETM</b>-M487原理圖、PCB和Gerber<b class='flag-5'>文件</b>

    介紹時序分析基本概念MMMC

    今天我們要介紹的時序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角分析模式。這是在先進(jìn)工藝下必須要使用的一種時序分析模式。
    的頭像 發(fā)表于 07-04 15:40 ?2411次閱讀
    介紹<b class='flag-5'>時序</b>分析基本概念MMMC

    nlp邏輯層次模型的特點

    層次是NLP邏輯層次模型的最底層,主要關(guān)注單個詞匯的意義和用法。在這個層次上,模型需要識別和理解詞匯的基本屬性,如詞性、詞義、詞形變化等。詞
    的頭像 發(fā)表于 07-09 10:39 ?297次閱讀