最壞情況下電路容差的分析及改進(jìn)措施

在產(chǎn)品的電路設(shè)計(jì)時(shí)，我們常?？鄲烙陔娐份敵龅木葐?wèn)題。尤其在一些關(guān)鍵電路部分，一些較大的電壓波動(dòng)會(huì)造成嚴(yán)重的器件失效。因?yàn)橥ㄟ^(guò)組合來(lái)實(shí)現(xiàn)某一功能的電路系統(tǒng)，都是有各種各樣的元器件組成，例如電阻，電容，以及IC等等。而每個(gè)元器件總是存在由于各種因數(shù)導(dǎo)致的變異性，這就使得系統(tǒng)的輸出有很大的變異，因此降低了輸出的精確度。如圖所示：

容差分析方法就是用來(lái)分析電路的組成部分在規(guī)定的使用環(huán)境范圍內(nèi)其參數(shù)偏差和寄生偏差參數(shù)對(duì)電路性能容差的影響，并根據(jù)分析結(jié)果提出相應(yīng)的改進(jìn)措施。

**1. **電性能參數(shù)發(fā)生變化的原因：

電路性能參數(shù)發(fā)生變化的主要現(xiàn)象有：性能不穩(wěn)定，參數(shù)發(fā)生漂移，退化等，造成這些現(xiàn)象的原因有以下三種：

v 組成電路的元器件參數(shù)存在著公差

電路設(shè)計(jì)時(shí)通常只采用元器件參數(shù)的標(biāo)稱(chēng)值進(jìn)行設(shè)計(jì)計(jì)算，忽略了參數(shù)的公差。而元器件的實(shí)際參數(shù)值并不一定是標(biāo)稱(chēng)值，因此原有的計(jì)算必然會(huì)引起偏差。如標(biāo)稱(chēng)值為1000?，精度為±10%的電阻，其實(shí)際阻值可能在900?~1100?范圍內(nèi)，此時(shí)根據(jù)標(biāo)稱(chēng)值確定的電路性能參數(shù)實(shí)際上會(huì)出現(xiàn)參數(shù)偏差。這種原因產(chǎn)生的參數(shù)偏差是固定的。

v 環(huán)境條件的變化產(chǎn)生參數(shù)漂移

環(huán)境溫度、相對(duì)濕度的變化、電應(yīng)力的波動(dòng)，會(huì)使電子元器件參數(shù)發(fā)生變化，在設(shè)備工作過(guò)程中各種干擾會(huì)引起電源電壓波動(dòng)，從而使電源電壓和元器件參數(shù)的實(shí)際值變化，偏離標(biāo)稱(chēng)值沒(méi)，產(chǎn)生漂移。漂移之后的元器件參數(shù)就可能會(huì)使電路性能參數(shù)超出允許范圍。這種原因產(chǎn)生的偏差在多種情況下是可逆的，即隨條件而改變，參數(shù)可能恢復(fù)到原來(lái)的數(shù)值。

v 退化效應(yīng)

很多電器產(chǎn)品在長(zhǎng)期的使用過(guò)程中，隨著時(shí)間的累積，元器件參數(shù)會(huì)發(fā)生變化。這種原因產(chǎn)生的偏差是不可逆的。

通常元器件包含哪些變異因數(shù)呢？通過(guò)經(jīng)驗(yàn)總結(jié)，我們可以知道：

– Initial tolerance

– TemperatureCoefficient of Resistance

– Load LifeStability (Aging)

– Short TimeOverload

– Effects ofSoldering

– TemperatureCycling

– MoistureResistance (Humidity Exposure)

– Low TemperatureOperation

– High TemperatureOperation

– Terminal Strength-Bend(Manufacturing Associated Stress)

– Thermal Shock

– Vibration

**2. **容差分析程序：

1)確定待分析電路

根據(jù)電路的重要性、經(jīng)費(fèi)與進(jìn)度等的限制條件以及FMEA或其他分析結(jié)果來(lái)確定需要進(jìn)行容差分析的關(guān)鍵電路。主要有：

· 嚴(yán)重影響產(chǎn)品安全的電路；

· 嚴(yán)重影響功能實(shí)現(xiàn)的電路；

· 價(jià)格昂貴的電路；

· 采購(gòu)或制作困難的電路；

· 需要特殊保護(hù)的電路。

2. 明確電路設(shè)計(jì)的有關(guān)基線

電路設(shè)計(jì)的基線包括：

· 被分析電路的功能和使用壽命；

· 電路使用的環(huán)境應(yīng)力條件（或環(huán)境剖面）；

· 元器件參數(shù)的標(biāo)稱(chēng)值、偏差值和分布；

· 電源和信號(hào)源的額定值和偏差值；

· 電路接口參數(shù)。

3. 電路分析

對(duì)電路進(jìn)行分析，得出在各種工作條件下及工作方式下電路的性能參數(shù)、輸入量和元器件參數(shù)之間的關(guān)系。

4. 容差分析

a) 根據(jù)已確定的待分析電路的具體要求和條件，，適當(dāng)選擇一種具體分析方法；

b) 根據(jù)已明確的電路設(shè)計(jì)的有關(guān)基線按選定的方法對(duì)電路進(jìn)行容差分析，求出電路性能參數(shù)偏差的范圍，找出對(duì)電路性能影響敏感較大的參數(shù)并進(jìn)行控制，使電路滿(mǎn)足要求。

5. 分析結(jié)果判別

把容差分析所得到的電路性能參數(shù)的偏差范圍與規(guī)定偏差要求相比較，比較結(jié)果分兩種情況：

a) 符合要求，結(jié)束分析。

b) 若不符合要求，則需要修改設(shè)計(jì)（重新選擇電路組成部分參數(shù)或其精度等級(jí)或更改原電路結(jié)構(gòu)）。設(shè)計(jì)修改后，仍需進(jìn)行容差分析，直到所求得的電路性能參數(shù)的偏差范圍滿(mǎn)足偏差要求為止。

**3. ** 最壞情況分析法（Worstcase analysis ）

最壞情況分析法是分析在電路組成部分參數(shù)最壞組合情況下的電路性能參數(shù)偏差的一種非概率統(tǒng)計(jì)法。它利用已知元器件參數(shù)變化極限來(lái)預(yù)計(jì)電路性能參數(shù)變化是否超過(guò)允許范圍。在預(yù)計(jì)電路性能參數(shù)變化范圍內(nèi)，元器件參數(shù)的變化取決于它們的上、下極限值。如果預(yù)計(jì)的電路性能參數(shù)在規(guī)定的范圍，就可以確信該電路有較高的穩(wěn)定性。如果預(yù)計(jì)值超出了規(guī)定的允許變化范圍，就可能發(fā)生漂移故障。最壞情況分析法可以預(yù)測(cè)某個(gè)電路是否發(fā)生漂移故障，并提供改進(jìn)的方向，但是不能確定發(fā)生這種故障的概率。

Example : Thefollowing example illustrates a reprehensive calculation for deterring theworst case minimum and maximum values for a 1200μf CLR capacitor.

Worst Case Minimum (RSS) =-48-22.4=-70.4%

Worst Case Maximum (RSS) =+29+22.4=+51.4%

Worst Case Minimum Capacitance (RSS) = 1200μf -1200μf (0.48+0.224) =355.2 μf

Worst Case Maximum Capacitance (RSS) = 1200μf +1200μf (0.298+0.224) =1816.8 μf

**4. ** 蒙特卡洛仿真分析（MonteCarlo Analysis ）

上面提到單純的最壞情況分析法不能確定發(fā)生這種故障的概率，如果利用蒙特卡洛仿真則能有效的解決這個(gè)問(wèn)題。蒙特卡洛分析法針對(duì)電路在最壞情況下的性能提供最真實(shí)可行的風(fēng)險(xiǎn)評(píng)估.根據(jù)元器件參數(shù)變化范圍產(chǎn)生隨機(jī)數(shù)進(jìn)行穩(wěn)態(tài)電路模擬,通常需要隨機(jī)產(chǎn)生至少需要5000個(gè)數(shù)據(jù)以上.在產(chǎn)生隨機(jī)數(shù)之前,我們必須知道所分析電路的功能方程式.然后把這些隨機(jī)帶入方程式,利用Minitab計(jì)算出輸出電壓值。最后計(jì)算出這組數(shù)據(jù)的Cpk 和Ppk。

當(dāng)Cpk和Ppk在95%置信度水準(zhǔn)下大于1.33時(shí)，我們認(rèn)為設(shè)計(jì)符合要求。這里有一點(diǎn)需要特別提出的是，在計(jì)算Cpk和Ppk時(shí)必須首先要跟設(shè)計(jì)人員確認(rèn)好輸出值的公差范圍。

5**. **案例分析

假設(shè)一個(gè)內(nèi)存的供電電路設(shè)計(jì)為DCto DC ，輸出電壓的公差為±3%，我們需要評(píng)估該電路的設(shè)計(jì)是否符合要求。

a) 通過(guò)分析，我們可以得到：

Vout_DDR3_Sta=PU12*(1+PR25/PR64)

b) 其中的元器件各有３家供應(yīng)商。

參照元器件Datasheet,整理各個(gè)參數(shù)得到：

c) 在Minitab中利用calc中的隨機(jī)數(shù)功能，根據(jù)電路實(shí)現(xiàn)的方式基于整套分布，模擬出5000個(gè)輸出電壓值。如圖所示：

d) 同樣利用Ｍinitab計(jì)算出這組輸出數(shù)據(jù)的Cpk/Ppk。輸出電壓為：1.528Ｖ+/-3%.

A 廠商:

Ｂ廠商：

C廠商：

如圖所示，只有A廠商元器件各個(gè)參數(shù)才能滿(mǎn)足CPk>1.33的要求。改進(jìn)的方法是選擇變異更小的電阻，來(lái)使得另外兩家元器件的電阻可以滿(mǎn)足設(shè)計(jì)的要求。