0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

信號完整性基礎-反射

電磁兼容EMC ? 來源:工程師說硬件 ? 2023-07-05 09:10 ? 次閱讀

01

概述

(1)定義:信號在傳輸線傳播的過程中遇到阻抗不連續(xù)時造成部分信號回彈的現(xiàn)象,稱之為反射。

反射的影響:反射會帶來過沖、振鈴、回溝等一系列現(xiàn)象,容易造成器件失效、邏輯判斷出錯、EMI等問題。

wKgZomSkwxaARTyWAALvvsKRbvo557.jpg

圖1 反射問題示意圖

(2)什么時候需要考慮反射:只有當走線的長度達到高速信號定義時需要考慮反射(信號邊沿小于4~6倍的走線時延)。如果走線很短,產(chǎn)生的反射會被掩蓋在邊沿之中。

如下圖邊沿時間為0.1ns和0.3ns的信號在60mil和300mil走線不連續(xù)情況下的仿真結果。

poYBAGSdfFmAW46FAAI4xipDCxw870.png

pYYBAGSdfGCAGvqfAAEOS3i8Yb4863.png

圖2、3 ADS仿真:不同邊沿和走線長度對信號的影響

(3)傳輸過程中任何不均勻都會導致阻抗不連續(xù),從而產(chǎn)生反射,比如線寬變化、過孔、連接器、走線分支等。

實際設計中,對于高速走線需要盡量減少過孔數(shù)量、同一層盡量保證走線寬度一致、減少走線分支。

wKgaomSkwxaADrhVAAROBHgI8NA106.jpg

圖4 PCB中造成反射的常見案例

02

正負反射

(1)反射系數(shù):反射信號與入射信號的比值,反射系數(shù)為正,則該反射為正反射。反射系數(shù)為負,該反射為負反射。

公式:

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 連接器
    +關注

    關注

    98

    文章

    14209

    瀏覽量

    135925
  • emi
    emi
    +關注

    關注

    53

    文章

    3571

    瀏覽量

    127230
  • 信號完整性
    +關注

    關注

    68

    文章

    1390

    瀏覽量

    95349
  • ADS仿真
    +關注

    關注

    0

    文章

    71

    瀏覽量

    10410

原文標題:信號完整性基礎--反射(一)[20230705]

文章出處:【微信號:EMC_EMI,微信公眾號:電磁兼容EMC】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    信號完整性反射因素詳解

    附著在走線中間的測試點 , 通孔, 封裝引線,甚至一小段分支,作用就像一個集總電容 。下圖所示就是一個電容加在走線中間時,發(fā)射電壓和反射電壓的仿真結果。
    的頭像 發(fā)表于 09-25 15:23 ?1243次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的<b class='flag-5'>反射</b>因素詳解

    信號完整性--反射

    模擬與射頻電路設計分析
    信號完整性學習之路
    發(fā)布于 :2022年03月02日 11:44:25

    高速互連信號串擾的分析及優(yōu)化

    高速數(shù)字設計領域里,信號完整性已經(jīng)成了一個關鍵的問題,給設計工程師帶來越來越嚴峻的考驗。信號完整性問題主要為反射、串擾、延遲、振鈴和同步開關
    發(fā)表于 05-13 09:10

    信號完整性(五):信號反射

    ,信號傳播路徑中阻抗發(fā)生變化的點,其電壓不再是原來傳輸?shù)碾妷?。這種反射電壓會改變信號的波形,從而可能會引起信號完整性問題。這種感性的認識對研
    發(fā)表于 05-31 07:48

    信號完整性與電源完整性仿真分析

    為了使設計人員對信號完整性與電源完整性有個全面的了解,文中對信號完整性與電源完整性的問題進行了仿
    發(fā)表于 11-30 11:12 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>仿真分析

    信號完整性原理

    介紹信號完整性的四個方面,EMI,串擾,反射,電源等。
    發(fā)表于 08-29 15:02 ?0次下載

    基于PCB信號完整性反射設計

    高速數(shù)字系統(tǒng)中,對于頻率達到百兆甚至CHz以上的信號,會由于系統(tǒng)的信號完整性的問題而導致信號質量不佳。甚至對于不到50 MHz的信號,由于其
    發(fā)表于 11-09 16:24 ?13次下載
    基于PCB<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的<b class='flag-5'>反射</b>設計

    信號完整性簡介及protel信號完整性設計指南

    信號完整性(Signal Integrity Signal Integrity,簡稱SI SI)是指在信號線上的信號質量。差的信號
    發(fā)表于 11-16 13:24 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>簡介及protel<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設計指南

    信號完整性反射是如何產(chǎn)生的?

    反射就是在傳輸線上的回波。信號功率(電壓和電流)的一部分傳輸?shù)骄€上并達到負載處,但是有一部分被反射了,如下圖所示。源端與負載端阻抗不匹配會引起線上反射,負載將一部分電壓
    的頭像 發(fā)表于 04-02 15:24 ?3.3w次閱讀

    10個和高速PCB設計相關的重要知識分享

    在高速PCB設計的學習中,有很多的知識點需要大家去了解和掌握,比如常見的信號完整性、反射、串擾、電源噪聲、濾波等。本文就和大家分享10個和高速PCB設計相關的重要知識,希望對大家的學習有所幫助。
    的頭像 發(fā)表于 10-23 14:20 ?3149次閱讀
    10個和高速PCB設計相關的重要知識分享

    信號完整性的“反射”的心路歷程

    我們在介紹信號完整性的時候通常會說“當傳輸延時大于六分之一的信號的上升時間時,需要考慮信號完整性問題”,于是乎教科書里面都會配上一副類似于這
    的頭像 發(fā)表于 04-13 09:46 ?2705次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的“<b class='flag-5'>反射</b>”的心路歷程

    信號完整性與電源完整性的仿真

    信號完整性與電源完整性的仿真(5V40A開關電源技術參數(shù))-信號完整性與電源完整性的仿真分析與設
    發(fā)表于 09-29 12:11 ?91次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>的仿真

    信號完整性反射(一)

    信號沿互連線傳播時,如果感受到的瞬態(tài)阻抗發(fā)生變化,則一部分信號反射回源端,另一部分信號發(fā)生失真并且繼續(xù)向負載端傳輸過去。這是單一信號網(wǎng)絡中
    的頭像 發(fā)表于 04-15 15:50 ?1974次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(一)

    信號完整性分析科普

    小的成本,快的時間使產(chǎn)品達到波形完整性、時序完整性、電源完整性的要求;我們知道:電源不穩(wěn)定、電源的干擾、信號間的串擾、信號傳輸過程中的
    的頭像 發(fā)表于 08-17 09:29 ?5743次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析科普

    串擾和反射影響信號完整性

    串擾和反射影響信號完整性? 串擾和反射是影響信號傳輸完整性的兩個主要因素。在深入討論之前,首先
    的頭像 發(fā)表于 11-30 15:21 ?472次閱讀