0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性的反射因素詳解

冬至子 ? 來源:芯心集 ? 作者:Joker ? 2023-09-25 15:23 ? 次閱讀

1 容性分支在傳輸線中間引起的反射影響

附著在走線中間的測試點(diǎn) , 通孔, 封裝引線,甚至一小段分支,作用就像一個(gè)集總電容 。下圖所示就是一個(gè)電容加在走線中間時(shí),發(fā)射電壓和反射電壓的仿真結(jié)果。

圖為電容最初的阻抗較低,反射回源端的信號將有輕微的負(fù)極性偏向。下圖所示的情況是上升時(shí)間為 0.5ns,容分別為 0,2, 5, 10pF 的情況 。

圖片

發(fā)射信號最初不會(huì)受到影響,但是當(dāng)它從走線末端返回到源端時(shí),就會(huì)受到影響 。返問信號再次遇到電容, 其中一些信號將帶有負(fù)號,反射回遠(yuǎn)端 。這些反射回到接收端就為負(fù)電壓,使接收到的信號下降,導(dǎo)致下沖。

輸線中間理想電容的影響依賴于信號的上升時(shí)間和電容的大小。電容越大,阻抗越小 ,會(huì)產(chǎn)生更大的負(fù)極性反射電壓,導(dǎo)致接收端出現(xiàn)更大的下沖。

在時(shí)域內(nèi),電容的阻抗為:

圖片

如果信號是線性傾斜的,帶有上升時(shí)間為 RT, dV/dt 變?yōu)?V/RT,電容的阻抗為:

圖片

在上升時(shí)間的時(shí)間間隔內(nèi),信號線與返回路徑間的電容是分流阻抗 Zcap, 跨越傳輸線的分流阻抗會(huì)導(dǎo)致反射。如下圖所示。為了使該阻抗的存在不產(chǎn)生嚴(yán)重問題, 希望這個(gè)阻抗比傳輸線的阻抗大的多,即希望 Zcap>>Z0 作為起始位置,Zcap>5*Z0則電容和上升時(shí)間約束條件為 :

圖片

Cmax =反射噪聲可能成問題之前,可接受的電容的最大值,單位為 nF。

圖片

2 短分支傳輸線的反射影響

分析短線的影響是比較復(fù)雜的,因?yàn)橐紤]很多反射的問題。當(dāng)信號離開驅(qū)動(dòng)端,首先會(huì)遇到分支點(diǎn) 。這里我們會(huì)看到兩段傳輸線并聯(lián)產(chǎn)生一個(gè)低的阻抗,則一個(gè)負(fù)反射將會(huì)返回到源端 。兩個(gè)重要的因素可決定分支對信號完整性的影響,即信號的上升時(shí)間和分支的長度。

設(shè)分支位于傳輸線的中間,并且與傳輸線有相同的阻抗 。下圖所示了在分支長度從上時(shí)間的 20 %增加到 60% 時(shí),對發(fā)射信號和反射信號仿真的結(jié)果 。

圖片

根據(jù)經(jīng)驗(yàn)規(guī)則, 分支的長度保持小于上升時(shí)間延展的 20%,則分支的影響就不重要。反之對信號就會(huì)產(chǎn)生影響。經(jīng)驗(yàn)規(guī)則用式子來表示:

圖片

其中 Lstubmax 為可接受的分支長度的最大值,單位為 inch; RT 為信號的上升時(shí)間,單位為s;

例如,對于1ns 的上升時(shí)間,應(yīng)保持分支長度小于 1inch。很明顯 , 當(dāng)上升時(shí)間變短時(shí),將分支長度減小,使其不影響到信號的完整性,就變得越來越困。

3 拐角和通孔的影響

當(dāng)信號沿著均勻的互連線傳輸時(shí),發(fā)射信號不存在反射及失真。如果均勻互連線存在 90的彎曲,就有阻抗的改變,則發(fā)生反射及信號的失真。90度的拐角導(dǎo)致了均勻互連線阻抗的不連續(xù)性,影響了信號的完整性。

下圖所示是對上升時(shí)間為50psec 的信號所作的 TDR響應(yīng),附近有2個(gè)90 度的拐角,阻抗不連續(xù)性而導(dǎo)致反射,線寬為 65mil,阻抗為50歐姆。

圖片

將 90 度的拐角轉(zhuǎn)換為 45 度的彎曲將會(huì)減小這種影響,如果改用常寬的圓弧狀彎曲,影會(huì)進(jìn)一步減小。

拐角對信號傳輸線的唯一影響是由于走線彎曲處的額外寬度 。這個(gè)額外的線寬作用就像個(gè)容性的不連續(xù)性。這個(gè)容性的不連續(xù)性導(dǎo)致了信號的反射和時(shí)延 。

如果走線的彎曲處是常寬的,走線寬度沒有改變,信號在拐彎的每一點(diǎn)遇到的阻抗都是

相同的, 那么就不會(huì)有反射。下圖表明了拐角代表了正方形的一部分,粗略的估計(jì),有正方形的一半。

拐角的電容可從正方形的電容以及走線單位長度的電容來估算:

圖片

走線單位長度的電容與走線的特性阻抗有關(guān):

圖片

對拐角電容的估計(jì)為:

圖片

我們可以把這個(gè)估算概括成為一個(gè)方便記憶的經(jīng)驗(yàn)規(guī)則,在 50 歐姆的傳輸線中,拐角所帶來的相關(guān)電容為2 ×線寬 。線寬單位為 mil,電容單位為 fF。

若仍然保持 50 歐姆的阻抗,而線寬變窄,則拐角所帶來的電容將變小,影響就不明顯 。對于高密度電路板上的標(biāo)準(zhǔn)信號線, 5mils的線寬,管腳的電容為 10fF。

10fF的電容所帶來的反射噪聲信號的上升時(shí)間,根據(jù)公式

圖片

上升時(shí)間為 0.010pF/4~3ps.
10fF的電容所帶來的信號的時(shí)延,根據(jù)公式

圖片

時(shí)延為 0. 5× 50× 0.01pF=0.25ps 。

如果用通孔來連接一根信號線與測試點(diǎn),或是與相鄰板層的另一根信號線相連,通孔會(huì)對于電路板的不同層具有過多的電容。這時(shí),通孔可看作是一個(gè)集總的電容負(fù)載 。

通孔的電容大小依賴于孔的大小,隔離孔,板的表層及底層焊點(diǎn)的大小 。它的大小可從 0. 1pF 到超過1pF 的范圍 。信號線上的任一通孔都可看作是容性的不連續(xù)性,在高速互連中,是影響信號完整性的主要因素 。

4 載重線的反射影響

當(dāng)傳輸線上有一個(gè)容性負(fù)載時(shí),信號會(huì)發(fā)生失真,并且上升時(shí)間下降。如果有多個(gè)負(fù)載布在傳輸線上,如果間隔與信號上升時(shí)間的空間延展相比要短,則從每個(gè)電容性不連續(xù)的反射會(huì)消除 。帶有均勻間隔分布的容性負(fù)載的傳輸線叫做載重線 。

每個(gè)不連續(xù)段都可看作是較低阻抗的區(qū)域。如果上升時(shí)間與電容間的時(shí)延相 比要短時(shí),每個(gè)間斷的作用對信號來講就像離散的不連續(xù)性 。如果上升時(shí)間與電容間的時(shí)延相比要長,低阻抗區(qū)域疊加, 整個(gè)線的平均阻抗更低。

對于三個(gè)不同的上升時(shí)間,載重線的反射信號如圖示。在該例中,5個(gè)3pF的電容每隔1inch 分布在50歐姆的傳輸線上,走線的最后10inch沒有負(fù)載。
圖片

對于開始的幾個(gè)電容,可看到明顯的不連續(xù)性,但是后幾個(gè)的電容帶來的不連續(xù)性被消 。當(dāng)上升時(shí)間與電容間時(shí)延相比要長時(shí),均勻分布的容性負(fù)載產(chǎn)生的效果,即走線的表面來的特性阻抗降低。在這種負(fù)載線中,單位長度的阻抗增加意味著特性阻抗更低,時(shí)延更。

在均勻的,未加電容負(fù)載的傳輸線中,特性阻抗和時(shí)延與單位長度的電容和電感有關(guān):

圖片

如果有均勻分布的電容負(fù)載,每個(gè)負(fù)載為 C1間隔為d1, 走線上單位長度分布的電容從C0L增加到(C0L+C1/d1).特性阻抗和響應(yīng)的時(shí)延為:

圖片

可見,當(dāng)增加分布的電容負(fù)載時(shí),走線的特性阻抗降低,則端接電阻也應(yīng)降低 。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 電容器
    +關(guān)注

    關(guān)注

    63

    文章

    6189

    瀏覽量

    99180
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1392

    瀏覽量

    95353
  • TDR
    TDR
    +關(guān)注

    關(guān)注

    1

    文章

    68

    瀏覽量

    19881
收藏 人收藏

    評論

    相關(guān)推薦

    串?dāng)_和反射影響信號完整性

    定義:信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量。差的信號完整性
    的頭像 發(fā)表于 03-02 09:41 ?1481次閱讀
    串?dāng)_和<b class='flag-5'>反射</b>影響<b class='flag-5'>信號</b>的<b class='flag-5'>完整性</b>

    淺談?dòng)绊慞CB信號完整性的關(guān)鍵因素

    今天給大家分享的是PCB信號完整性、9個(gè)影響PCB信號完整性因素、提高PCB信號
    發(fā)表于 06-30 09:11 ?1262次閱讀
    淺談?dòng)绊慞CB<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的關(guān)鍵<b class='flag-5'>因素</b>

    信號完整性(五):信號反射

    ,信號傳播路徑中阻抗發(fā)生變化的點(diǎn),其電壓不再是原來傳輸?shù)碾妷?。這種反射電壓會(huì)改變信號的波形,從而可能會(huì)引起信號完整性問題。這種感性的認(rèn)識對研
    發(fā)表于 05-31 07:48

    干擾信號完整性因素有哪些?如何去解決?

    何為信號完整性?信號完整性包括哪些?干擾信號完整性因素
    發(fā)表于 05-06 07:00

    詳解信號完整性與電源完整性

    信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析,涉及
    發(fā)表于 11-15 06:31

    何為信號完整性?信號完整性包含哪些

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量
    發(fā)表于 12-30 08:15

    信號完整性原理

    介紹信號完整性的四個(gè)方面,EMI,串?dāng)_,反射,電源等。
    發(fā)表于 08-29 15:02 ?0次下載

    信號完整性簡介及protel信號完整性設(shè)計(jì)指南

    信號完整性(Signal Integrity Signal Integrity,簡稱SI SI)是指在信號線上的信號質(zhì)量。差的信號
    發(fā)表于 11-16 13:24 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>簡介及protel<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計(jì)指南

    信號完整性的“反射”的心路歷程

    我們在介紹信號完整性的時(shí)候通常會(huì)說“當(dāng)傳輸延時(shí)大于六分之一的信號的上升時(shí)間時(shí),需要考慮信號完整性問題”,于是乎教科書里面都會(huì)配上一副類似于這
    的頭像 發(fā)表于 04-13 09:46 ?2706次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的“<b class='flag-5'>反射</b>”的心路歷程

    信號完整性與電源完整性分析 第三版 pdf_反射、串?dāng)_、抖動(dòng)后,我的信號變成什么鬼?...

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量
    發(fā)表于 01-07 15:38 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>分析 第三版 pdf_<b class='flag-5'>反射</b>、串?dāng)_、抖動(dòng)后,我的<b class='flag-5'>信號</b>變成什么鬼?...

    信號完整性分析

    定義:信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量。差的信號完整性
    的頭像 發(fā)表于 11-16 14:56 ?3854次閱讀

    信號完整性反射(一)

    信號沿互連線傳播時(shí),如果感受到的瞬態(tài)阻抗發(fā)生變化,則一部分信號反射回源端,另一部分信號發(fā)生失真并且繼續(xù)向負(fù)載端傳輸過去。這是單一信號網(wǎng)絡(luò)中
    的頭像 發(fā)表于 04-15 15:50 ?1980次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>之<b class='flag-5'>反射</b>(一)

    信號完整性分析科普

    小的成本,快的時(shí)間使產(chǎn)品達(dá)到波形完整性、時(shí)序完整性、電源完整性的要求;我們知道:電源不穩(wěn)定、電源的干擾、信號間的串?dāng)_、信號傳輸過程中的
    的頭像 發(fā)表于 08-17 09:29 ?5769次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析科普

    pcb信號完整性詳解

    pcb信號完整性詳解 隨著電子領(lǐng)域技術(shù)日新月異的發(fā)展,高速電路已經(jīng)成為了電路設(shè)計(jì)的重要領(lǐng)域之一。在高速電路中,信號完整性顯得尤為重要。在設(shè)計(jì)
    的頭像 發(fā)表于 09-08 11:46 ?1324次閱讀

    串?dāng)_和反射影響信號完整性

    串?dāng)_和反射影響信號完整性? 串?dāng)_和反射是影響信號傳輸完整性的兩個(gè)主要
    的頭像 發(fā)表于 11-30 15:21 ?479次閱讀