0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Versal:JTAG TDO

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-07 14:14 ? 次閱讀

76889 - Versal HDIO/MIO:以 3.3V 或 2.5V 上電時,如果使用三態(tài),則在數(shù)據(jù)與三態(tài)之間可能存在爭用條件是一篇面向 Versal ACAP 的設計咨詢,其中詳述了三態(tài)控制發(fā)生更改時的 MIO 要求和 HDIO 要求。

本文則著重探討 JTAG TDO 用例。

如果 VCCO_503 為 3.3V 或 2.5V,那么三態(tài)數(shù)據(jù)爭用條件可能會影響 JTAG TDO_503。

由此導致 TDO 輸出可能無法驅(qū)動可編程邏輯 (PL) 的 LSB 位的“1”值。此問題不影響處理子系統(tǒng) (PS) Arm DAP 和 PL BYPASS 數(shù)據(jù)輸出功能特性。

解決方案

您可使用以下選項作為此問題的變通方法:

1) 將 VCCO_503 設為 1.8V。

注釋:如果您使用的是 SSIT 器件,請聯(lián)系賽靈思技術(shù)支持。

2) 如果 VCCO_503 必須設為 2.5V 或 3.3V,那么可改用備用 TAP 狀態(tài)路徑來進入“Shift IR”(移位指令寄存器)或“Shift DR”(移位數(shù)據(jù)寄存器)狀態(tài),以避免發(fā)生此問題,如下圖所示。

在 Vivado 2021.2 及后續(xù)軟件版本中,如果在 JTAG 鏈中包含 Versal 器件,那么該工具會默認自動檢測并使用備用 TAP 狀態(tài)路徑。

在 2021.2 版本及后續(xù)軟件版本中,用戶也可以使用以下命令手動啟動 hw_server:

hw_server -e "set jtag-pause-before-shift 2"

在 XSDB 2021.2 及后續(xù)軟件版本中,使用以下命令“連接”后,必須應用 configparam 命令:
xsdb% configparam jtag-pause-before-shift 2

此備用路徑僅顯示進入移位 DR 狀態(tài)。該備用路徑應同樣用于移位 IR 狀態(tài)。

以上 configparam 會將此變通方法應用于 Shift-DR 操作和 Shift-IR 操作。

100569087-294488-tu.png

3) 如果 VCCO_503 必須設為 2.5V 或 3.3V,請向您的 JTAG 工具供應商申請采用此備用 TAP 狀態(tài)路徑作為 JTAG 變通方法。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5295

    瀏覽量

    119836
  • JTAG
    +關(guān)注

    關(guān)注

    6

    文章

    397

    瀏覽量

    71561
  • 指令
    +關(guān)注

    關(guān)注

    1

    文章

    606

    瀏覽量

    35617
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    151

    瀏覽量

    7624
收藏 人收藏

    評論

    相關(guān)推薦

    簡單認識JTAG接口

    JTAG接口至少包括3個輸入端口(TDI、TMS、TCK)和1個輸出端口(TDO),統(tǒng)稱測試訪問端口(TAP)。TRST可選。當TAP Controller在上電時不能復位,則TRST應當存在。
    的頭像 發(fā)表于 11-14 16:24 ?2785次閱讀
    簡單認識<b class='flag-5'>JTAG</b>接口

    TDO沒有信號切換

    第一板: 使用XCS700A - 只有鏈中的設備才是fpga。 - 制造完成后,jtag無法初始化鏈條。 - 使用示波器,TDO沒有信號切換。 - 初始化運行時,找到30個未知設備。第二
    發(fā)表于 05-08 13:03

    哪里可以找到將CC2640 5*5 JTAG TDO 與TDI復用為IO口的資料?

    如題,項目需要,使用5*5封裝缺少兩個IO口,7*7體積又過大~看數(shù)據(jù)手冊JTAG_TDOJTAG_TDI可以復用為DIO_6與DIO_5,我在哪里可以找到這部分的操作的資料嗎?復用之后還可以利用JATG進行調(diào)試嗎?
    發(fā)表于 11-04 09:43

    tms320c6416的TCK、TDO、 TDI、TRST、TMS、EMU等能否直接接到JTAG上?

    因為看到tms320c6416的DSK JTAG 和DSP的TDO調(diào)試口之間加了 選擇開關(guān),相當于隔離開了,另外,還看到一個板子上 雖然不需要選擇開關(guān),但特意加了雙向總線開關(guān)74CBTD3384
    發(fā)表于 05-27 12:27

    XC2C384是否具有TDO引腳的內(nèi)部上拉?

    的coolrunnerII設計的一個示例原理圖)。 CPLD的TCK,TDO,TDI,TMS引腳通過200歐姆電阻連接到板上JTAG連接。當我向芯片提供電源時,沒有連接JTAG-HS2,我看到板上的TCK TDI TMS
    發(fā)表于 06-04 16:01

    JTAG配置階段TDO沒有給出任何結(jié)果是為什么?

    嗨,任何嘗試過JTAG FLASH Virtex 5的人......我試圖使用JTAG和USB II DLC10來閃存Virtex 5,LX50TI已檢查上電時Vcc0為3.3V,Vcint為
    發(fā)表于 06-12 15:51

    S32K-連接失敗- JLink日志:無法測量總IR len,TDO恒定高的問題如何解決?

    目標:S32K148調(diào)試工具:Jlink ultra+JTAG 接口硬件:JTAG_TMS、TDI、TDO 通過 10k 電阻上拉至 5v,JTAG_CLK 通過 10k 電阻下拉至地
    發(fā)表于 04-07 06:34

    JTAG的原理

    Zwolinski著《VHDL數(shù)字系統(tǒng)設計》,電子工業(yè)出版社出版了他的中文版。 沒一個JTAG兼容的元件都有一個共用的測試結(jié)構(gòu),這種結(jié)構(gòu)基本單元如下: 1、測試存取端口 測試存取端口包括4個或5個為測試增加的引腳。這些引腳是: TDI和TDO(測試數(shù)據(jù)輸入和輸出)。數(shù)據(jù)
    發(fā)表于 12-04 12:44 ?1146次閱讀

    jtag工作原理詳解

    JTAG(Joint Test Action Group,聯(lián)合測試行動組)是一種國際標準測試協(xié)議(IEEE 1149.1兼容)。標準的JTAG接口是4線——TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出
    發(fā)表于 12-10 10:04 ?9.8w次閱讀

    基于S698PM芯片的JTAG控制G接口的設計及應用

    JTAG接口主要由4根信號線組成:TCK、TDI、TDO、TMS,不同的公司還添加幾根輔助信號線,例如:NTRST、VERF、GND等信號。TCK是JTAG模塊外部輸入時鐘;TDI是JTAG
    的頭像 發(fā)表于 07-16 08:20 ?4007次閱讀
    基于S698PM芯片的<b class='flag-5'>JTAG</b>控制G接口的設計及應用

    IEEE1149.1標準JTAG接口與ISP接口,ISP interface

    進行邊界掃描和故障檢測。具有JTAG口的芯片都有如下JTAG引腳定義:TCK——測試時鐘輸入;TDI——測試數(shù)據(jù)輸入,數(shù)據(jù)通過TDI輸入JTAG口;TDO——測試數(shù)據(jù)輸出,數(shù)據(jù)通過
    的頭像 發(fā)表于 09-20 18:26 ?2388次閱讀

    STM32單片機JTAG的復用方法解析

    JTAGJTAG(Joint Test Action Group;聯(lián)合測試工作組)是一種國際標準測試協(xié)議,主要用于芯片內(nèi)部測試?,F(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議,如DSP、FPGA器件等。標準的
    發(fā)表于 12-24 14:09 ?6499次閱讀

    JTAG接口定義

    JTAG(聯(lián)合測試工作組)是一種國際標準測試協(xié)議(IEEE 1149.1兼容),主要用于芯片內(nèi)部測試?,F(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議,如DSP、FPGA器件等。標準的JTAG接口是4線:TMS、TCK、TDI、
    的頭像 發(fā)表于 03-27 14:54 ?3.1w次閱讀

    構(gòu)建多電壓JTAG

    菊花鏈,或通過JTAG端口連接多個DSP、FPGA、CPLD和其他邏輯器件,允許使用單個JTAG連接器控制它們。菊花鏈通常用于具有多個JTAG器件的電路板,菊花鏈連接TDI和TDO引腳
    的頭像 發(fā)表于 02-02 17:17 ?879次閱讀

    JTAG的基本原理

    為核心的手機CPU、DSP、FPGA等芯片都會帶JTAG接口。標準的JTAG接口是4線:TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數(shù)據(jù)
    的頭像 發(fā)表于 06-14 09:15 ?1.4w次閱讀
    <b class='flag-5'>JTAG</b>的基本原理