半導(dǎo)體前端工藝：金屬布線—為半導(dǎo)體注入生命的連接

導(dǎo)線：元器件與元器件之間的電線

生成接觸孔后，下一步就是連接導(dǎo)線。在半導(dǎo)體制程中，連接導(dǎo)線的過(guò)程與一般電線的生產(chǎn)過(guò)程非常相似，即先制作線的外皮。在一般的電路連接中，直接采用成品電線即可。但在半導(dǎo)體制程中，需要先“制作電線”。

▲ 圖5：反應(yīng)性離子刻蝕（RIE）與鑲嵌（Damascene）工藝的比較（摘自:（株）圖書出版HANOL出版社[半導(dǎo)體制造技術(shù)的理解293p]）

電線的制作過(guò)程因配線材料而異。如果沉積鋁配線，可采用在前幾篇文章講述過(guò)的刻蝕和沉積工藝制作：先在整張晶圓表面涂敷金屬膜，再在涂敷光刻膠后進(jìn)行曝光，然后移除殘余的鋁材料，最后在鋁周圍添加各種絕緣材料。 然而，采用銅作為配線材料時(shí)，金屬與電介質(zhì)層的沉積順序要反過(guò)來(lái)：即先沉積電介質(zhì)層，再通過(guò)光刻工藝刻蝕電介質(zhì)層，接著形成銅籽晶層（Seed Layer），在電介質(zhì)層之間加入銅，最后去除殘余銅。 有些讀者可能會(huì)好奇：只是調(diào)換了沉積順序，為什么這么重要？如前所述，采用銅布線，就必須涂敷銅籽晶層，為此又新加入了沉積和電鍍（Electroplating，以鋁作為配線材料時(shí)不需要電鍍過(guò)程）等工藝。

日后，為攻克鋁配線帶來(lái)的技術(shù)難題，除用銅（Cu）來(lái)做線材外，我們還需要研發(fā)出更多新的工藝。其實(shí)，早在100年前，人類就知道銅的導(dǎo)電性要優(yōu)于鋁。那么，當(dāng)時(shí)為什么沒(méi)有把銅用作配線材料？因?yàn)?，從半?dǎo)體制造商的角度來(lái)看，要以更低廉的成本令導(dǎo)線用于更多的晶體管，半導(dǎo)體制造工藝也需要同步發(fā)展，而當(dāng)時(shí)的工藝并無(wú)法解決銅配材帶來(lái)的新問(wèn)題。 金屬布線越往上越厚。在半導(dǎo)體元器件中，頻繁交流龐大數(shù)據(jù)的元器件之間當(dāng)然要近一些，反之則可以遠(yuǎn)些。排列較遠(yuǎn)的元器件之間，可以通過(guò)上層較厚的金屬布線來(lái)進(jìn)行連接。

不難看出，位于上層的較厚金屬導(dǎo)線無(wú)需高難度技術(shù)做支撐。半導(dǎo)體制造商在過(guò)去制作的有一定厚度的鋁導(dǎo)線到如今也可以直接放到上層。也就是說(shuō)，上層布線無(wú)需采用尖端技術(shù)，只要沿用以往的工藝即可。這也是半導(dǎo)體制造商節(jié)省投資并縮短工藝學(xué)習(xí)時(shí)間的一個(gè)有效方法。

技術(shù)的組合

上述技術(shù)并非各自獨(dú)立存在，而是根據(jù)各半導(dǎo)體制造商的不同目的，形成各種不同組合，從而生產(chǎn)出廠商希望制造的多種半導(dǎo)體。例如，與SK海力士等芯片制造商不同，臺(tái)積電（TSMC）、英特爾等邏輯半導(dǎo)體5制造商對(duì)晶體管的電流控制能力要求比較高。為此，邏輯半導(dǎo)體制造商采用了FinFET等三維晶體管，實(shí)現(xiàn)了三維結(jié)構(gòu)的電流，以增加電流通道的面積。在三維晶體管上生成接觸孔，當(dāng)然要比在DRAM等平面晶體管上難度更大。圖6形象地揭示了這兩種情況，左圖是在平面電流通道生成接觸孔，較容易；右圖是在三維晶體管上生成接觸孔，較難。 5邏輯半導(dǎo)體（logic semiconductors）：CPU、GPU等通過(guò)處理數(shù)字?jǐn)?shù)據(jù)來(lái)運(yùn)行電子設(shè)備的半導(dǎo)體

▲ 圖6：在邏輯半導(dǎo)體的FinFET生成接觸孔，要遠(yuǎn)比在DRAM的平面晶體管生成接觸孔難。

導(dǎo)線的金屬阻擋層也一樣，英特爾在其7納米工藝中，為解決銅的電遷移6現(xiàn)象，試圖用鈷配線代替銅，卻兜了好幾年的圈子。2022年，英特爾在4納米工藝中又重新回到原點(diǎn)，采用銅配線，試圖通過(guò)用鉭（Ta）和鈷金屬層包裹銅線來(lái)攻克技術(shù)難關(guān)。英特爾將此稱為“強(qiáng)化銅（Enhanced Cu）”。 6電遷移（EM，Electromigration）：指在金屬導(dǎo)線上施加電流時(shí)，移動(dòng)的電荷撞擊金屬原子，使其發(fā)生遷移的現(xiàn)象。 隨著半導(dǎo)體的日益微細(xì)化，這種新的挑戰(zhàn)將不斷出現(xiàn)。對(duì)英特爾等CPU制造商來(lái)說(shuō)，元器件的高速運(yùn)行至關(guān)重要。正是由于CPU制造商非常重視元器件的速率，連抗電遷移性能出色的銅配線也遇到了瓶頸。英特爾的幾番周折正是為了解決銅配線帶來(lái)的技術(shù)難關(guān)。而像SK海力士等芯片制造商，雖然不存在電路運(yùn)行速率上的問(wèn)題，但卻在堆疊電容維持電荷容量上遇到了難題。微細(xì)化給處于不同制造環(huán)境的制造商提出的技術(shù)難題各有不同。但可以肯定的是，SK海力士在金屬布線上的難題也終將出現(xiàn)。

結(jié)論

半導(dǎo)體制程可以說(shuō)是一個(gè)“集腋成裘”的過(guò)程。一張晶圓需經(jīng)數(shù)百道工藝、數(shù)萬(wàn)人聯(lián)手才能完成。盡管每一名作業(yè)人員對(duì)最終成品的貢獻(xiàn)可能都不及1%，但任何一道工藝出現(xiàn)任何差錯(cuò)，都會(huì)影響半導(dǎo)體的整體運(yùn)行。半導(dǎo)體制程中，每一名工作人員的工作都不是孤立的。我們要銘記：半導(dǎo)體制程的所有工藝都有機(jī)地交融在一起，牽一發(fā)而動(dòng)全身。

另外，我也希望讀者們能通過(guò)這半導(dǎo)體前段工藝的這六篇文章認(rèn)識(shí)到“理解工藝技術(shù)”的重要性。其中，理解技術(shù)彼此之間的關(guān)系尤為重要。比如，在沉積工藝中，我們要考慮到新添加的材料是否適合進(jìn)行加熱處理和刻蝕；充分刻蝕后，如果在后續(xù)的沉積工藝中，材料的溝槽填充能力不佳，會(huì)對(duì)整個(gè)產(chǎn)品產(chǎn)生影響；繪制微細(xì)圖形時(shí)，如果***光刻不充分，就要多重曝光7，即使用掩模多次重復(fù)沉積和刻蝕。 7多重曝光（Multi Patterning）: 通過(guò)重復(fù)的曝光和刻蝕工藝，追求更高圖形密度和更小工藝節(jié)點(diǎn)的技術(shù)。

可見(jiàn)，半導(dǎo)體產(chǎn)業(yè)不僅是尖端產(chǎn)業(yè)，更是需要“可信度”的產(chǎn)業(yè)。從業(yè)人員需要有較高的溝通和創(chuàng)新能力以及正直的從業(yè)態(tài)度。在成功研發(fā)出新的微細(xì)工藝，出現(xiàn)各種技術(shù)難關(guān)后，要本著正直的態(tài)度，將這些新的技術(shù)難題與業(yè)界分享，然后再聯(lián)合起來(lái)發(fā)揮創(chuàng)新能力，一同將難題攻克。半導(dǎo)體技術(shù)的發(fā)展是不斷出現(xiàn)問(wèn)題、不斷解決問(wèn)題的過(guò)程。光刻工藝中，以光刻膠解決浸沒(méi)式***帶來(lái)的新問(wèn)題就是一個(gè)典型的案例。

▲圖7：用光刻膠解決***帶來(lái)的新問(wèn)題

審核編輯：劉清