0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【華秋干貨鋪】一文輕松搞定PCB疊層和阻抗設計

華秋電子 ? 來源:未知 ? 2023-07-27 18:15 ? 次閱讀

為了減少在高速信號傳輸過程中的反射現(xiàn)象,必須在信號源、接收端以及傳輸線上保持阻抗的匹配。單端信號線的具體阻抗取決于它的線寬尺寸以及與參考平面之間的相對位置。特定阻抗要求的差分對間的線寬/線距則取決于選擇的PCB疊層結(jié)構(gòu)。

由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB疊層結(jié)構(gòu)必須能實現(xiàn)板上的所有阻抗需求,包括內(nèi)層和外層、單端和差分線等。

PCB疊層設計

層的定義設計原則

1、主芯片相臨層為地平面,提供器件面布線參考平面;

2、所有信號層盡可能與地平面相鄰;

3、盡量避免兩信號層直接相鄰;

4、主電源盡可能與其對應地相鄰;

5、原則上應該采用對稱結(jié)構(gòu)設計,對稱的含義包括:介質(zhì)層厚度及種類、銅箔厚度、圖形分布類型(大銅箔層、線路層)的對稱。

PCB的層定義推薦方案

具體的PCB層設置時,要對以上原則進行靈活掌握,根據(jù)實際的需求,確定層的排布,切忌生搬硬套。以下給出常見的層排布推薦方案,供參考。在層設置時,若有相鄰布線層,可通過增大相鄰布線層的間距,來降低層間串擾。對于跨分割的情況,確保關(guān)鍵信號必須有相對完整的參考地平面或提供必要的橋接措施。

本文以RK3588方案的PCB設計為例,其10層1階,10層2階,8層通孔等PCB疊層結(jié)構(gòu)的相關(guān)介紹,給客戶在疊層結(jié)構(gòu)的選擇和評估上提供幫助。如果選擇其他類型的疊層結(jié)構(gòu),請根據(jù)PCB廠商給出的規(guī)格,重新計算阻抗。

本文使用華秋DFM軟件的阻抗計算功能,為大家展開相關(guān)疊層和阻抗設計的案例講解。這是一款國內(nèi)免費的PCB可制造性和PCBA裝配分析軟件,幫助設計工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種使用場景。

華秋DFM軟件下載地址(復制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

8層通孔板1.6mm厚度疊層設計

在8層通孔板疊層設計中,頂層信號L1的參考平面為L2,底層信號L8的參考平面為L7。建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.6mm,其疊層設計如下圖所示。

469809aa-2c65-11ee-815d-dac502259ad0.png

8層通孔板1.6mm厚度阻抗設計

外層單端50歐姆阻抗設計

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對應參數(shù),計算出對應線寬為3.8mil,L1與L8層是對稱設計,故L1層與L8層50歐姆單端走線為3.8mil,如下圖所示。

46c20962-2c65-11ee-815d-dac502259ad0.png

外層差分100歐姆阻抗設計

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對應參數(shù),計算出對應線寬/間距為3.3/7.7mil,L1與L8層是對稱設計,故L1層與L8層100歐姆差分走線為3.3/7.7mil,如下圖所示。

46dc2608-2c65-11ee-815d-dac502259ad0.png

內(nèi)層單端50歐姆阻抗設計

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對應參數(shù),計算出對應線寬為4.2mil,L3與L6層是對稱設計,故L3層與L6層50歐姆單端走線為4.2mil,如下圖所示。

46eac30c-2c65-11ee-815d-dac502259ad0.png

內(nèi)層差分100歐姆阻抗設計

使用華秋DFM工具,選擇外層單端阻抗模型,輸入對應參數(shù),計算出對應線寬/間距為3.3/7.7mil,L3與L6層是對稱設計,故L3層與L6層100歐姆差分走線為3.3/7.7mil,如下圖所示。

470f82d2-2c65-11ee-815d-dac502259ad0.png

總體阻抗走線線寬

473bd83c-2c65-11ee-815d-dac502259ad0.png

8層通孔板1.2mm厚度疊層設計

在8層通孔板疊層設計中,頂層信號L1的參考平面為L2,底層信號L8的參考平面為L7。建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.2mm,詳細的疊層設計如下表所示。

474c6ff8-2c65-11ee-815d-dac502259ad0.png

8層通孔板1.2mm厚度阻抗設計

按照疊層設計參數(shù),使用華秋DFM軟件進行阻抗計算,計算方法與上述8層1.6MM通孔一致,不一一截圖,計算出的阻抗線寬線距如下表所示。

475a5bae-2c65-11ee-815d-dac502259ad0.png

8層通孔板1.0mm厚度疊層設計

在8層通孔板疊層設計中,頂層信號L1的參考平面為L2,底層信號L8的參考平面為L7。建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用 1oZ,厚度為1.0mm,詳細的疊層設計如下表所示。

476cfe1c-2c65-11ee-815d-dac502259ad0.png

8層通孔板1.0mm厚度阻抗設計

按照疊層設計參數(shù),使用華秋DFM軟件進行阻抗計算,計算方法與上述8層1.6MM通孔一致,不一一截圖,計算出的阻抗線寬線距如下表所示。

47794910-2c65-11ee-815d-dac502259ad0.png

10層1階HDI板1.6mm厚度疊層設計

在10層1階板疊層設計中,頂層信號L1的參考平面為L2,底層信號L10的參考平面為L9。建議層疊為TOP-Signal/Gnd-Gnd/Power-Signal-Gnd/Power-Gnd/Power-Gnd/Power-Signal-Gnd-Bottom,其中L1,L2,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。如下圖所示為1.6mm板厚的參考疊層。

478c6f18-2c65-11ee-815d-dac502259ad0.png

10層1階HDI板1.6mm厚度阻抗設計

按照疊層設計參數(shù),使用華秋dfm軟件進行阻抗計算,計算方法與上述8層通孔一致,不一一截圖,計算出的單端阻抗線寬線距、差分阻抗線寬線距如下圖所示。

47a526ca-2c65-11ee-815d-dac502259ad0.png47bbacce-2c65-11ee-815d-dac502259ad0.png

10層2階HDI板1.6mm厚度疊層設計

在10層2階板疊層設計中,頂層信號L1的參考平面為L2,底層信號L10的參考平面為L9。建議層疊為TOP-Gnd-Signal-Gnd-Power-Signal/Pow -Gnd-Signal-Gnd-Bottom,其中L1,L2,L3,L8,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。下圖為1.6mm板厚的參考疊層。

47c4fb8a-2c65-11ee-815d-dac502259ad0.png

10層2階HDI板1.6mm厚度阻抗設計

按照疊層設計參數(shù),使用華秋dfm軟件進行阻抗計算,計算方法與上述8層通孔一致,不一一截圖,計算出的單端阻抗線寬線距、差分阻抗線寬線距如下圖所示。

47efb938-2c65-11ee-815d-dac502259ad0.png480f3574-2c65-11ee-815d-dac502259ad0.png

華秋DFM軟件下載地址(復制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

專屬福利

上方鏈接下載還可享多層板首單立減50元

每月1次4層板免費打樣

并領(lǐng)取多張無門檻元器件+打板+貼片”優(yōu)惠券


關(guān)于華秋 華秋,成立于2011年,是全球領(lǐng)先的產(chǎn)業(yè)數(shù)字化智造平臺,國家級高新技術(shù)企業(yè)。以“客戶為中心,追求極致體驗”為經(jīng)營理念,布局了電子發(fā)燒友網(wǎng)、方案設計、元器件電商、PCB 制造、SMT 制造和 PCBA 制造等電子產(chǎn)業(yè)服務,已為全球 30萬+客戶提供了高品質(zhì)、短交期、高性價比的一站式服務。

48188d0e-2c65-11ee-815d-dac502259ad0.jpg

點擊上方圖片關(guān)注我們


原文標題:【華秋干貨鋪】一文輕松搞定PCB疊層和阻抗設計

文章出處:【微信公眾號:華秋電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 華秋電子
    +關(guān)注

    關(guān)注

    19

    文章

    467

    瀏覽量

    13303

原文標題:【華秋干貨鋪】一文輕松搞定PCB疊層和阻抗設計

文章出處:【微信號:huaqiu-cn,微信公眾號:華秋電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    PCB結(jié)構(gòu)與阻抗計算筆記分享

    1.PCB結(jié)構(gòu)與阻抗計算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環(huán)氧基樹脂),Core的上下表面之間填充的
    的頭像 發(fā)表于 01-25 17:15 ?8869次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)與<b class='flag-5'>阻抗</b>計算筆記分享

    PCB設計優(yōu)化ESD性能設計

    良好的PCB設計能夠為高速信號回流提供完整的路徑,縮小信號環(huán)路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?504次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計優(yōu)化ESD性能設計

    阻抗知識問答?12招搞定阻抗設計

    成反比.在定厚度范圍內(nèi),防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。 12 問:阻抗計算那個工具最方便?答:當然是秋DFM啦!
    發(fā)表于 01-05 10:52

    PCB阻抗設計12問,輕松帶你搞懂阻抗!

    成反比.在定厚度范圍內(nèi),防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。 12 問:阻抗計算那個工具最方便?答:當然是秋DFM啦!
    發(fā)表于 01-05 10:50

    秋干貨PCB阻抗設計12問,輕松帶你搞懂阻抗

    阻抗,工程師們都接觸過,但能把阻抗說清楚的工程師少之又少。阻抗看似簡單,實則難以言表。 下面我們用快問快答的方式,輕松幫你搞懂阻抗! 0 1
    的頭像 發(fā)表于 01-05 08:45 ?829次閱讀
    【<b class='flag-5'>華</b><b class='flag-5'>秋干貨</b><b class='flag-5'>鋪</b>】<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>設計12問,<b class='flag-5'>輕松</b>帶你搞懂<b class='flag-5'>阻抗</b>

    用這份PCB設計實戰(zhàn)手冊,輕松搞定RK3588

    個完整的PCB產(chǎn)品設計,其涉及的知識點十分廣泛,比如布局的規(guī)范性、布線、過孔、阻抗設計、EMI防護設計、DFM可制造分析等,整個過程
    發(fā)表于 12-25 14:38

    用這份PCB設計實戰(zhàn)手冊輕松搞定RK3588

    個完整的PCB產(chǎn)品設計,其涉及的知識點十分廣泛,比如布局的規(guī)范性、布線、過孔、阻抗設計、EMI防護設計、DFM可制造分析等,整個過程
    發(fā)表于 12-25 14:32

    DDR電路的阻抗設計!

    為此困擾,這里推薦款可以鍵智能計算阻抗自動的工具: 秋DFM軟件 ,使用其
    發(fā)表于 12-25 13:48

    DDR電路的阻抗設計

    為此困擾,這里推薦款可以鍵智能計算阻抗自動的工具: 秋DFM軟件 ,使用其
    發(fā)表于 12-25 13:46

    秋干貨】4點搞定Type-C接口的PCB可制造性設計優(yōu)化!

    插件松動,而孔徑過小則可能使插件難以插入。建議根據(jù)目標器件的引腳尺寸確定合適的孔徑。 2、阻抗設計的考慮: 為了減少信號傳輸過程中的損耗和干擾,阻抗
    發(fā)表于 12-08 10:18

    秋干貨】拒絕連錫!3種偷錫焊盤輕松拿捏

    處理過程中,需要根據(jù)具體元件的封裝和焊接要求,選擇合適的處理方式,且需要注意細節(jié),以確保焊接效果最佳。 秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件,擁有 300萬+元件庫 ,可輕松高效完成
    發(fā)表于 11-24 17:10

    秋干貨】SATA硬件驅(qū)動器接口的可制造性問題詳解

    PCB設計時,需要為接口提供個專門的電源和地層,并保證電源和地的連續(xù)性。 測試點與維修 為了方便測試和維修,需要在接口處設計些測試點,例如電源測試點、地測試點和信號測試點。 測試
    發(fā)表于 11-10 14:23

    6PCB設計指南

    布線。如果您以前從未使用過6電路板,或者遇到過難以解決的此類EMI問題,請繼續(xù)閱讀以了解些6P
    發(fā)表于 10-16 15:24 ?2033次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計指南

    [秋干貨]可制造性拓展篇│HDI(盲、埋孔)板壓合問題

    ,保護第一層,做第二線路; 第四步,壓第三銅箔; 第五步,鉆1-3盲孔; 第六步,保護第一層,做第三
    發(fā)表于 10-13 10:31

    如何正確的對PCB進行構(gòu)建

    只有使用正確的PCB進行構(gòu)建,高速設計才能成功運行。您的必須正確布置電源和接地層,為信號分配足夠的
    的頭像 發(fā)表于 10-05 16:12 ?856次閱讀
    如何正確的對<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進行構(gòu)建