基于HFSS的3D多芯片互連封裝MMIC仿真設(shè)計(jì)

作品概述

相對(duì)于傳統(tǒng)平面型的金絲鍵合焊接的MMIC應(yīng)用，三維（3D）多芯片互連封裝MMIC以其高集成度、低損耗、高可靠性等性能優(yōu)勢(shì)，正逐步在先進(jìn)電路與系統(tǒng)中得到應(yīng)用。而3D封裝引入的復(fù)雜電磁耦合效應(yīng)，在傳統(tǒng)MMIC仿真設(shè)計(jì)上并未包含。本設(shè)計(jì)基于HFSS，充分考慮實(shí)際封裝寄生效應(yīng)，建立了完整的3D多芯片互連精準(zhǔn)模型，并給出了封裝前后仿真結(jié)果對(duì)比分析。

仿真應(yīng)用背景

平面型互連向3D集成互連發(fā)展

仿真結(jié)果分析、展示

本設(shè)計(jì)用兩個(gè)MMIC 互連展示

考慮兩種連接情形分別建模與仿真

Case1：平面型金絲鍵合仿真模型

Chip1和Chip2為兩個(gè)濾波器芯片；

Chip1和Chip2通過(guò)金絲鍵合；

輸入和輸出微帶線采用陶瓷基板。

平面型金絲互連仿真模型

平面型金絲互連仿真結(jié)果

Case2：3D集成互連仿真模型

Chip1和Chip2，與Case1相同的兩個(gè)濾波器芯片；

Chip1和Chip2通過(guò)通孔、銅柱或金球?qū)崿F(xiàn)信號(hào)互連；

采用同樣的陶瓷基板作為芯片的載體。

此處的空氣腔高度設(shè)為100 μm。

截面圖

3D集成互連仿真模型

3D集成互連仿真結(jié)果

通帶變?yōu)椋?.6GHz~2.4GHz

原設(shè)計(jì)通帶（Case1）：1.4GHz~2.2GHz

頻段偏移約10%。

小結(jié)

1，相較于平面型金絲互連，兩個(gè)MMIC芯片3D集成互連之后，發(fā)生一定頻偏，頻帶向高偏移約10%。

2，引起頻偏可能的原因：

1） 3D集成的互連結(jié)構(gòu)（通孔、銅柱、金球等）的寄生效應(yīng)引起頻偏，但相較于芯片中元器件如電感電容而言，該寄生參數(shù)相對(duì)較小，與金絲的寄生參數(shù)量級(jí)相當(dāng)，故影響作用微小。

2） 3D集成引入了較小的空氣腔，本設(shè)計(jì)空氣腔高度為100μm（工程實(shí)踐中會(huì)比這高度更低），帶來(lái)了新的寄生效應(yīng)，經(jīng)分析，當(dāng)空氣腔高度為芯片基板3倍左右時(shí)，頻偏現(xiàn)象可忽略。

3，通過(guò)本設(shè)計(jì)可以看出，應(yīng)用于3D集成封裝的芯片電路，若單純采用傳統(tǒng)平面型MMIC設(shè)計(jì)，3D封裝后會(huì)造成一定的性能偏差。因此，需有針對(duì)性的做完整的3D集成封裝MMIC優(yōu)化設(shè)計(jì)，確保3D封裝后滿足電路指標(biāo)要求。

審核編輯：湯梓紅