0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電源抑制比是什么意思?電源抑制比怎么提高?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 17:50 ? 次閱讀

電源抑制比是什么意思?電源抑制比怎么提高?

一、電源抑制比的概念

電源抑制比(PSRR)又稱電源噪聲抑制比,是指在電路中,當(dāng)電源發(fā)生噪聲時(shí),電路輸出端對(duì)電源噪聲的抑制程度,一般使用分貝(dB)單位表示。電源噪聲多數(shù)來自于電源線路中的電感、電容、功率管等組件,在電路工作過程中,電源信號(hào)可能發(fā)生抖動(dòng),從而產(chǎn)生對(duì)電路各個(gè)部分的影響,導(dǎo)致電路輸出端的干擾和誤差。

二、電源抑制比的意義

在很多應(yīng)用中,大部分精度和帶寬實(shí)際上都由電源噪聲抑制比所決定,因?yàn)殡娫丛肼曇种票雀?,就能保證電路輸出端的干擾和誤差較小,成為保證電路穩(wěn)定可靠工作的重要因素。例如在高性能模擬轉(zhuǎn)換器中,需要對(duì)輸入信號(hào)進(jìn)行高精度轉(zhuǎn)換,而轉(zhuǎn)換器的輸出端即為整個(gè)系統(tǒng)的響應(yīng),如果電源噪聲抑制比太低,將會(huì)引入電源噪聲干擾,從而導(dǎo)致系統(tǒng)精度下降。因此,提高電源噪聲抑制比是提高系統(tǒng)性能和輸出信號(hào)質(zhì)量的重要手段。

三、電源抑制比的影響因素

1、電源噪聲的頻率范圍:在電源噪聲的頻率范圍內(nèi),電源抑制比會(huì)逐漸降低或變化。在工作頻率范圍內(nèi),電路對(duì)電源噪聲的抑制能力會(huì)不斷增加,但超出該范圍,抑制能力會(huì)降低或失效。

2、電源線路的阻抗匹配:當(dāng)電源線路的阻抗與負(fù)載端的阻抗不匹配時(shí),會(huì)導(dǎo)致電源噪聲抑制比下降。電源線路應(yīng)該采用合適的電源濾波器,使得電源輸出端的阻抗和負(fù)載端的阻抗匹配,以提高電源噪聲抑制比。

3、電源線路的穩(wěn)定性:電源線路的穩(wěn)定性也會(huì)影響電源噪聲抑制比。如果電源線路內(nèi)部存在電流過大、功率管損壞等情況,將導(dǎo)致電源抑制比下降或失效。

四、電源抑制比的提高方法

1、使用低噪聲線性穩(wěn)壓電源

線性穩(wěn)壓電源比開關(guān)穩(wěn)壓電源更具有穩(wěn)定性,能夠提供更加穩(wěn)定、低噪聲的電源,從而提高電路的穩(wěn)定性和電源抑制比。

2、使用合適的電源濾波器

電源濾波器主要是利用電感和電容的濾波特性,將電源信號(hào)中的高頻噪聲濾除。在設(shè)計(jì)電源濾波器時(shí),需要根據(jù)工作頻率和所需抑制比進(jìn)行參數(shù)選擇,消除電源噪聲的影響,提高電路的穩(wěn)定性和輸出信號(hào)質(zhì)量。

3、合理布線

在抑制電源噪聲方面,合理的布線設(shè)計(jì)也非常重要。關(guān)鍵信號(hào)線路需要設(shè)備地面共模抑制(CMRR)和差分模式噪聲抑制(DMRR)電路的支持。同時(shí),還要注意降低電源線路的電阻和電抗,以減少電源噪聲的穿透和影響。

總之,提高電源抑制比可以有效消除電源噪聲對(duì)電路的干擾和影響,提高系統(tǒng)的性能和精度,因此需要在設(shè)計(jì)和選型方面,重視電源噪聲抑制比的影響,采取相應(yīng)的措施提高電源噪聲抑制比。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DMR
    DMR
    +關(guān)注

    關(guān)注

    1

    文章

    32

    瀏覽量

    13558
  • 電源抑制比
    +關(guān)注

    關(guān)注

    0

    文章

    53

    瀏覽量

    13605
  • PSRR
    +關(guān)注

    關(guān)注

    0

    文章

    153

    瀏覽量

    39274
  • 線性穩(wěn)壓電源
    +關(guān)注

    關(guān)注

    3

    文章

    57

    瀏覽量

    12314
  • 電源濾波器
    +關(guān)注

    關(guān)注

    6

    文章

    311

    瀏覽量

    24876
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    詳解LDO電路的電源抑制

    電源抑制(Power Supply Rejection)能力是SoC系統(tǒng)中電源模塊很重要的指標(biāo),在當(dāng)今數(shù)字和模擬電路高度集成的趨勢(shì)下,一個(gè)能提供穩(wěn)定輸出電壓的系統(tǒng)模塊顯得尤為重要,而這個(gè)模塊又很容易受到供電
    的頭像 發(fā)表于 11-09 17:30 ?95次閱讀

    LM386電源抑制PSRR和輸入偏置電流I_BIAS如何測(cè)量?

    我在LM386芯片手冊(cè)中看到了電源抑制PSRR和輸入偏置電流I_BIAS的測(cè)試條件,但我不知道這兩個(gè)參數(shù)本身是如何定義和測(cè)量的
    發(fā)表于 09-30 06:34

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
    發(fā)表于 09-09 07:32

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比

    此電路用來檢測(cè)腦電波的信號(hào),性能要求此電路的共模抑制比要達(dá)到不低于80dB,而現(xiàn)在實(shí)測(cè)只能達(dá)到67dB,想知道,影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比
    發(fā)表于 08-20 07:21

    運(yùn)放的共模抑制比電源抑制比對(duì)輸出精度的影響是什么?

    的共模抑制比為120dB,單純考慮共模抑制比的影響電流60A,運(yùn)放輸出值理論為Vo=0.0335*60,該怎么計(jì)算輸出的誤差呢?Gain取大于1和小于1影響是怎么樣的? 2、電源抑制
    發(fā)表于 08-15 07:43

    如何理解運(yùn)放的電源抑制參數(shù)?

    電源抑制PSRR有三個(gè)參數(shù),如OPA333 1、電源抑制比為1uV/V 2、長(zhǎng)期穩(wěn)定性為1uV 3、通道分離,直流為0.1uV/V 特
    發(fā)表于 08-12 06:37

    LDO電源抑制的測(cè)量方法

    LDO電源抑制(PSRR,Power Supply Rejection Ratio)是衡量線性穩(wěn)壓器(LDO)在電源電壓變化時(shí)對(duì)輸出電壓穩(wěn)定性的影響的一個(gè)重要指標(biāo)。 一、LDO
    的頭像 發(fā)表于 07-14 10:14 ?606次閱讀

    消除共模噪聲的秘密武器-共模抑制比

    一、什么是共模抑制比?共模抑制比(CMRR)是衡量放大器對(duì)共模信號(hào)抑制能力的一個(gè)關(guān)鍵指標(biāo),是用來描述設(shè)備抵御共模信號(hào)影響的能力。共模信號(hào)是指同時(shí)存在于兩個(gè)輸入端并具有相同大小和相位的信號(hào),例如
    的頭像 發(fā)表于 06-04 08:10 ?2949次閱讀
    消除共模噪聲的秘密武器-共模<b class='flag-5'>抑制比</b>

    什么是電源抑制(PSRR)?它有哪些作用和應(yīng)用?

    在電子設(shè)備和系統(tǒng)的設(shè)計(jì)中,電源抑制(Power Supply Rejection Ratio,簡(jiǎn)稱PSRR)是一個(gè)至關(guān)重要的參數(shù)。它描述了電子設(shè)備或系統(tǒng)對(duì)來自電源的噪聲和干擾的
    的頭像 發(fā)表于 05-24 14:31 ?3276次閱讀

    電源紋波與電源抑制解析

    在電子電路設(shè)計(jì)中,電源的穩(wěn)定性和純凈性對(duì)電路的性能至關(guān)重要。電源紋波和電源抑制比作為評(píng)估電源性能的兩個(gè)重要參數(shù),對(duì)電路的穩(wěn)定運(yùn)行和信號(hào)質(zhì)量有
    的頭像 發(fā)表于 05-21 15:31 ?844次閱讀

    什么是LDO?淺析低壓差穩(wěn)壓器 (LDO) 中的噪聲及電源抑制

    在本文中,我們將介紹低壓差 (LDO) 穩(wěn)壓器中噪聲和電源抑制 (PSRR) 的影響。讓我們簡(jiǎn)單討論一下什么是 LDO。
    的頭像 發(fā)表于 03-15 17:12 ?3058次閱讀
    什么是LDO?淺析低壓差穩(wěn)壓器 (LDO) 中的噪聲及<b class='flag-5'>電源</b><b class='flag-5'>抑制</b><b class='flag-5'>比</b>

    共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別?

    共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別? 共模抑制比和邊模抑制是電子電路設(shè)計(jì)中兩個(gè)重要的性能指標(biāo)。它們描述了一個(gè)電路在輸入信號(hào)中
    的頭像 發(fā)表于 02-05 14:55 ?1510次閱讀

    電源抑制怎么提高

    電源抑制怎么提高? 電源抑制是衡量
    的頭像 發(fā)表于 12-12 14:33 ?701次閱讀

    求助,關(guān)于儀表運(yùn)放共模抑制比的問題

    如圖所示,下面是一個(gè)交流耦合放大電路,在電路的差分輸入端輸入差模(100uV,10Hz)和共模信號(hào)(10V,10Hz),進(jìn)行電路的共模抑制比(CMRR)測(cè)試,測(cè)試發(fā)現(xiàn): 1、差分信號(hào)從INS+
    發(fā)表于 11-17 09:09

    儀表放大器AD620的共模輸入范圍超過電源電壓會(huì)影響共模抑制比嗎?

    儀表放大器AD620的共模輸入范圍超過電源電壓,會(huì)影響共模抑制比嗎?比如AD620采用正負(fù)5V電源供電,放大倍數(shù)為10倍,測(cè)試時(shí)共模輸入范圍為7.07V / 100Hz,會(huì)影響共模抑制比
    發(fā)表于 11-15 06:49