只有使用正確的PCB疊層進(jìn)行構(gòu)建,高速設(shè)計(jì)才能成功運(yùn)行。您的疊層必須正確布置電源和接地層,為信號(hào)分配足夠的層,并且所有材料組和銅選擇均能以適當(dāng)?shù)囊?guī)模和成本制造。如果設(shè)計(jì)人員能夠獲得正確的疊層,那么在確保信號(hào)完整性的情況下布線就會(huì)容易得多,并且可以抑制或防止許多更簡(jiǎn)單的EMI問(wèn)題。
為了幫助設(shè)計(jì)人員更快地設(shè)計(jì)和構(gòu)建支持所需布線和信號(hào)完整性的高速疊層,我們?yōu)椴煌悇e的高速疊層編譯了重要資源。
低層數(shù)疊層
更簡(jiǎn)單的高速PCB將從4層電路板開(kāi)始。我堅(jiān)定認(rèn)為,2層電路板不應(yīng)該用于支持阻抗控制的高速數(shù)字接口的設(shè)計(jì),因?yàn)槠錈o(wú)法保證信號(hào)完整性或噪聲控制。任何設(shè)計(jì)專業(yè)人士均認(rèn)同這一點(diǎn)。
可以支持高速信號(hào)的三種主要類型的4層PCB疊層如下所示。在這些疊層中,選項(xiàng)1可以說(shuō)是最佳選擇,因?yàn)樗峁┝俗畲蟮牟季€靈活性,并且可以用作雙面電路板。選項(xiàng)2也可用于雙面放置,但它限制了信號(hào)的布線位置,因?yàn)閮?nèi)層可能存在串?dāng)_。選項(xiàng)3適用于有高功率需求,但只能在一層上布線高速信號(hào);被動(dòng)元件或機(jī)械元件仍可以放置在背面層上。
-
詳細(xì)了解雙面PCB的最佳4層疊層選項(xiàng)
可支持高速布線的4層PCB疊層示例
如果需要將低速信號(hào)放入內(nèi)層等更高的信號(hào)數(shù),則下一步是將選項(xiàng)1擴(kuò)展到更高的層數(shù)。這將從一個(gè)6層疊層開(kāi)始,其中一個(gè)專用電源層和一個(gè)信號(hào)層被添加到上面選項(xiàng)1所示的疊層中。此疊層之所以有用,有兩個(gè)原因:
-
表層適用于受控阻抗高速接口
-
內(nèi)層可以支持大多數(shù)較慢的接口或控制信號(hào)
-
電源層可以分成多個(gè)大電源軌以支持不同的核心電壓電平
可以使用相同的步驟將疊層擴(kuò)展到具有高速信號(hào)的8層或更多層;下一節(jié)將討論這種類型的PCB疊層。
-
詳細(xì)了解可支持高速PCB的6層PCB疊層
適中層數(shù)
在某些時(shí)候,電路板疊層會(huì)變得非常厚,以至于PCB的總厚度會(huì)大于標(biāo)準(zhǔn)值。就制造方面而言,這不是問(wèn)題;標(biāo)準(zhǔn)層壓過(guò)程可以處理超出標(biāo)準(zhǔn)厚度值并達(dá)到數(shù)毫米厚度的板。如果您的目標(biāo)是薄板,那么您將需要更薄的層;選項(xiàng)是增強(qiáng)型PTFE層壓板(將在下文討論)或直接轉(zhuǎn)向HDI過(guò)程。
適中層數(shù)的電路板(約8層以上)往往會(huì)將多個(gè)平面層分配給電源,并具有額外的信號(hào)層。對(duì)于適中層數(shù)的電路板,很少會(huì)有簡(jiǎn)單的指南可以幫助抑制EMI并確保電源完整性:
-
只要信號(hào)不參考該平面層,就可以將電源層分成多個(gè)軌道
-
如果有多個(gè)電源平面,不要將電源平面堆疊在相鄰的層上,而是用一個(gè)GND層將其分開(kāi)
-
將快速信號(hào)放在兩個(gè)GND平面之間的內(nèi)層上,不要將其參考有任何拆分的電源平面
-
僅將表層用于快速微帶線,可以使用一些電源布線(如有需要),也可以使用一些GND灌注(如有需要)
這些指南可能會(huì)導(dǎo)致您在設(shè)計(jì)中添加幾個(gè)額外的層,但優(yōu)勢(shì)是噪聲控制、電源完整性和信號(hào)完整性要好得多。
將層分組到更高層數(shù)的策略
更多高級(jí)疊層
在高速PCB設(shè)計(jì)的背景下,“更先進(jìn)”的想法可能意味著很多事情。在高速數(shù)字設(shè)計(jì)中,它在層選擇和排列方面可能有兩種可能的含義:
-
支持HDI布線的薄層
-
層數(shù)過(guò)高會(huì)迫使使用薄層
-
在多層的細(xì)間距BGA中進(jìn)行布線(但不一定要用HDI)
換句話說(shuō),您可以擁有非常薄的信號(hào)層(例如4密耳)和低層數(shù)的玻璃增強(qiáng)型FR4,或者您可以擁有非常高的層數(shù),從而迫使采用薄層和可能的替代材料。
這些PCB高速疊層設(shè)計(jì)的考量重點(diǎn)是元件所需的線寬和可制造性,而不僅僅是疊層的Dk和Df值。在某些情況下,信號(hào)層需要使用低Dk、低Df的層壓板,但并不只是因?yàn)閾p耗較低。在這些設(shè)計(jì)中,可制造性和信號(hào)完整性至高無(wú)上,薄層壓板可以解決具有高層數(shù)和/或薄信號(hào)層的高速疊層中的許多挑戰(zhàn)。如今,較薄電路板的主要選擇是增強(qiáng)型PTFE層壓板,其厚度可低于4密耳,從而無(wú)需轉(zhuǎn)向最先進(jìn)的工藝或HDI過(guò)程。
聲明: 本文轉(zhuǎn)載自Altium公眾號(hào),如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)于聯(lián)系工作人員微(prrox66),我們將在第一時(shí)間和您對(duì)接刪除處理!投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信:13237418207掃碼添加客服微信,備注“入群”拉您進(jìn)凡億教育官方專屬技術(shù)微信群,與眾位電子技術(shù)大神一起交流技術(shù)問(wèn)題及心得~
分享點(diǎn)贊在看“三連”支持!點(diǎn)擊“閱讀原文”查看更多干貨文章
原文標(biāo)題:高速電路板設(shè)計(jì)的電路板層堆棧注意事項(xiàng)
文章出處:【微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
-
pcb
+關(guān)注
關(guān)注
4316文章
22948瀏覽量
395689
原文標(biāo)題:高速電路板設(shè)計(jì)的電路板層堆棧注意事項(xiàng)
文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論