0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx LogiCORE IP視頻定時(shí)控制器內(nèi)核簡(jiǎn)介

fpga加油站 ? 來(lái)源:fpga加油站 ? 2023-10-16 11:06 ? 次閱讀

PG016中文文檔簡(jiǎn)介

Xilinx LogiCORE IP視頻定時(shí)控制器內(nèi)核是一款通用視頻定時(shí)生成器和檢測(cè)器。該內(nèi)核可通過(guò)完整的寄存器集進(jìn)行高度編程,從而控制各種定時(shí)生成參數(shù)。這種可編程性與一組全面的中斷位相結(jié)合,可輕松集成到處理器系統(tǒng)中,實(shí)現(xiàn)對(duì)模塊的實(shí)時(shí)系統(tǒng)控制。視頻定時(shí)控制器提供一個(gè)可選的AXI4-Lite兼容接口。

特點(diǎn)

?支持最大16,384 x 16,384的逐行或交錯(cuò)視頻幀尺寸

?輸出定時(shí)信號(hào)的直接再生,具有獨(dú)立的定時(shí)和極性反轉(zhuǎn)功能

?自動(dòng)檢測(cè)并生成水平和垂直視頻定時(shí)信號(hào)

?支持多種消隱或同步信號(hào)組合

?自動(dòng)檢測(cè)輸入視頻控制信號(hào)的極性

?支持檢測(cè)和生成垂直空白/同步的水平延遲

?可編程輸出視頻信號(hào)極性

?生成多達(dá)16個(gè)額外的獨(dú)立輸出幀同步信號(hào)

?可選AXI4-Lite處理器接口

?中斷和狀態(tài)寄存器數(shù)量多,便于系統(tǒng)控制和集成

PG016中文文檔部分翻譯截圖預(yù)覽

85d07f06-5f75-11ee-939d-92fbcf53809c.png

85eea1de-5f75-11ee-939d-92fbcf53809c.png

861bf9d6-5f75-11ee-939d-92fbcf53809c.png

863ba4ca-5f75-11ee-939d-92fbcf53809c.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    16103

    瀏覽量

    177071
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5294

    瀏覽量

    119814
  • 內(nèi)核
    +關(guān)注

    關(guān)注

    3

    文章

    1360

    瀏覽量

    40185
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2155

    瀏覽量

    120850

原文標(biāo)題:PG016| 視頻定時(shí)控制器v6.2中文文檔

文章出處:【微信號(hào):fpga加油站,微信公眾號(hào):fpga加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AXI中斷控制器(INTC)v4.1簡(jiǎn)介

    LogiCORE? IP AXI中斷控制器(INTC)內(nèi)核接收來(lái)自外圍設(shè)備的多個(gè)中斷輸入,并將它們合并到或中斷輸出到系統(tǒng)處理
    的頭像 發(fā)表于 10-07 11:45 ?1528次閱讀
    AXI中斷<b class='flag-5'>控制器</b>(INTC)v4.1<b class='flag-5'>簡(jiǎn)介</b>

    Xilinx ISE中的DDR控制器是否有任何IP實(shí)現(xiàn)

    你好任何人都可以指導(dǎo)我,Xilinx ISE中的DDR控制器是否有任何IP實(shí)現(xiàn)。如果沒(méi)有如何實(shí)現(xiàn)DDR控制器以上來(lái)自于谷歌翻譯以下為原文Hi can any one guide me
    發(fā)表于 02-27 12:13

    Logicore IP CAN過(guò)濾問(wèn)題

    ,而是接受不應(yīng)該通過(guò)的其他CAN消息。我已多次閱讀LogiCORE IP CAN v5.0產(chǎn)品指南,并檢查了AFR,AFMR和AFID寄存的設(shè)置。我正在使用CAN B(擴(kuò)展ID) -J1939 CAN
    發(fā)表于 04-02 10:37

    請(qǐng)問(wèn)Xilinx區(qū)域的Opencore TDM控制器是否有相同的功能?

    大家好,是否有一些用于TDM控制器IP內(nèi)核,我嘗試使用opencore的tdm控制器,因?yàn)樗腇IFO使用Altera內(nèi)核,我不能在
    發(fā)表于 07-19 13:08

    視頻定時(shí)控制器IP配置

    我已使用以下設(shè)置配置了視頻定時(shí)控制器IP:1)視頻格式:576i2)活動(dòng)視頻:極性高3)Vsyn
    發(fā)表于 03-24 10:12

    視頻時(shí)序控制器IP架構(gòu)的問(wèn)題怎么解決

    你好我正在從應(yīng)用筆記pg016_v_tc中讀取視頻定時(shí)控制器IP內(nèi)核。我無(wú)法理解第44頁(yè)給出的體系結(jié)構(gòu)。我不了解水平和垂直計(jì)數(shù)
    發(fā)表于 05-21 14:30

    是否有Xilinx提供的視頻LVDS發(fā)送/接收IP內(nèi)核

    嗨,是否有Xilinx提供的視頻LVDS serdes發(fā)送/接收IP內(nèi)核?如果是這樣請(qǐng)分享詳
    發(fā)表于 05-22 14:34

    Xilinx Logicore IP直接數(shù)字合成器DDS的用戶手冊(cè)免費(fèi)下載

    Xilinx Logicore IP直接數(shù)字合成器(DDS)編譯核心采用Axi4流兼容接口,實(shí)現(xiàn)高性能、優(yōu)化的相位生成和相位-正弦電路。
    發(fā)表于 09-09 08:00 ?20次下載
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>Logicore</b> <b class='flag-5'>IP</b>直接數(shù)字合成器DDS的用戶手冊(cè)免費(fèi)下載

    Xilinx DDR控制器MIG IP核的例化及仿真

    DDR對(duì)于做項(xiàng)目來(lái)說(shuō),是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片:XC7K325T(KC705) 開(kāi)發(fā)工具:Vivado
    的頭像 發(fā)表于 11-26 15:02 ?8346次閱讀
    <b class='flag-5'>Xilinx</b> DDR<b class='flag-5'>控制器</b>MIG <b class='flag-5'>IP</b>核的例化及仿真

    Xilinx LogiCORE IP塊內(nèi)存生成器的產(chǎn)品指南

    Xilinx LogiCORE IP塊內(nèi)存生成器(BMG)內(nèi)核是一種高級(jí)內(nèi)存構(gòu)造函數(shù),它使用XilinxFPGAs中的嵌入式塊RAM資源生成區(qū)域和性能優(yōu)化的內(nèi)存。
    發(fā)表于 12-09 15:31 ?22次下載
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>LogiCORE</b> <b class='flag-5'>IP</b>塊內(nèi)存生成器的產(chǎn)品指南

    LogiCORE?IP1G/2.5G以太網(wǎng)PCS/PMA文檔簡(jiǎn)介

    LogiCORE?IP1G/2.5G以太網(wǎng)PCS/PMA或串行千兆媒體獨(dú)立接口(SGMII)內(nèi)核為連接到以太網(wǎng)媒體訪問(wèn)控制器(MAC)或其他自定義邏輯提供了靈活的解決方案
    的頭像 發(fā)表于 11-01 10:42 ?4413次閱讀

    Versal ACAP收發(fā)向?qū)?LogiCORE IP產(chǎn)品指南

    電子發(fā)燒友網(wǎng)站提供《Versal ACAP收發(fā)向?qū)?LogiCORE IP產(chǎn)品指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-14 10:28 ?0次下載
    Versal ACAP收發(fā)<b class='flag-5'>器</b>向?qū)?<b class='flag-5'>LogiCORE</b> <b class='flag-5'>IP</b>產(chǎn)品指南

    LogiCORE IP AXI4-Stream FIFO內(nèi)核解決方案

    LogiCORE IP AXI4-Stream FIFO內(nèi)核允許以內(nèi)存映射方式訪問(wèn)一個(gè)AXI4-Stream接口。該內(nèi)核可用于與AXI4-Stream
    的頭像 發(fā)表于 09-25 10:55 ?1325次閱讀
    <b class='flag-5'>LogiCORE</b> <b class='flag-5'>IP</b> AXI4-Stream FIFO<b class='flag-5'>內(nèi)核</b>解決方案

    LogiCORE IP JESD204內(nèi)核概述

    LogiCORE IP JESD204內(nèi)核實(shí)現(xiàn)了一個(gè)JESD204B接口,使用GTX、GTH、GTP或GTY(僅限UltraScale和UltraScale+)收發(fā)在1至8個(gè)通道上支
    的頭像 發(fā)表于 10-16 10:57 ?928次閱讀
    <b class='flag-5'>LogiCORE</b> <b class='flag-5'>IP</b> JESD204<b class='flag-5'>內(nèi)核</b>概述

    LogiCORE IP AXI UART 16550內(nèi)核簡(jiǎn)介

    LogiCORE IP AXI 通用異步接收發(fā)送 (UART) 16550 連接到高級(jí)微控制器總線架構(gòu) (AMBA) AXI,為異步串行數(shù)據(jù)傳輸提供
    的頭像 發(fā)表于 10-16 11:02 ?3989次閱讀
    <b class='flag-5'>LogiCORE</b> <b class='flag-5'>IP</b> AXI UART 16550<b class='flag-5'>內(nèi)核</b><b class='flag-5'>簡(jiǎn)介</b>