0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Design Suite 用戶指南:編程和調(diào)試

Xilinx賽靈思官微 ? 來源:未知 ? 2023-10-25 16:15 ? 次閱讀

《Vivado Design Suite 用戶指南:編程和調(diào)試》

文檔涵蓋了以下設(shè)計進程:

硬件、IP 和平臺開發(fā)為硬件平臺創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評估 AMD Vivado 時序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開發(fā)硬件平臺。本文檔中適用于此設(shè)計進程的主題包括:

  • 第 9 章:設(shè)計調(diào)試

  • 第 10 章:系統(tǒng)內(nèi)邏輯設(shè)計調(diào)試流程

  • 第 11 章:在硬件中調(diào)試邏輯設(shè)計

  • 第 12 章:在波形查看器中查看 ILA 探針數(shù)據(jù)

  • 第 13 章:實現(xiàn)后的設(shè)計調(diào)試

開發(fā)板系統(tǒng)設(shè)計通過原理圖和開發(fā)板布局設(shè)計 PCB。還包含功耗、散熱以及信號完整性注意事項。本文檔中適用于此設(shè)計進程的主題包括:

  • 第 4 章:器件編程

  • 第 5 章:在 Vivado 中執(zhí)行遠程調(diào)試

  • 第 6 章:配置存儲器器件編程

  • 第 7 章:高級編程功能

  • 第 8 章:串行矢量格式 (SVF) 文件編程

  • 第 14 章:串行 I/O 硬件調(diào)試流程

  • 第 16 章:在硬件中調(diào)試串行 I/O 設(shè)計

本文選取了“第3章:生成比特流或器件鏡像”部分進行分享。如果您希望獲取完整版用戶指南,請至文末掃描二維碼進行下載。

生成比特流或器件鏡像

生成比特流或器件鏡像之前,請復查其設(shè)置,確保這些設(shè)置對于您的設(shè)計都正確無誤,這一點至關(guān)重要。

AMD Vivado IDE 中的比特流和器件鏡像設(shè)置分為 2 種類型:

  1. 比特流或器件鏡像文件格式設(shè)置。

  2. 器件配置設(shè)置。

在 Vivado Flow Navigator 中依次選擇“Settings ” → “Bitstream”(設(shè)置 > 比特流),或者選擇“Flow” → “Settings” → “Bitstream Settings”(流程 > 設(shè)置 > 比特流設(shè)置)菜單選項以打開“Bitstream Settings”(比特流設(shè)置)彈出窗口(如下圖所示)。只要設(shè)置正確,即可使用 write_bistream Tcl 命令或者使用 Vivado Flow Navigator 中的“Generate Bitstream”(生成比特流)按鈕來生成比特流數(shù)據(jù)文件。

如果以 AMD Versal 器件為目標,則會生成可編程器件鏡像 (.pdi),而不是比特流文件。更改器件鏡像設(shè)置的過程與先前架構(gòu)類似,但菜單選項、Tcl 命令和可用設(shè)置會有所不同。

要訪問器件鏡像設(shè)置,請依次選中 Vivado Flow Navigator 中的“Settings” → “Generate Device Image”(設(shè)置 > 生成器件鏡像),或者選中“Flow” → “Settings” → “Generate Device Image Settings...”(流程 > 設(shè)置 > 生成器件鏡像設(shè)置)菜單選項,這樣即可在“Settings”(設(shè)置)彈出窗口中打開“Device Image”(器件鏡像)部分(請參閱下圖)。要生成器件鏡像數(shù)據(jù)文件,可使用 write_device_image Tcl 命令,或者使用 Vivado Flow Navigator 中的“Write Device Image”(寫入器件鏡像)按鈕。

wKgaomU4z72AFcd2AAGI9UXAxp4950.png

圖:比特流設(shè)置面板

wKgaomU4z72AB6s6AAGIvPt9Mmk514.png

圖:生成器件鏡像設(shè)置面板

更改比特流文件格式設(shè)置

默認情況下,write_bitstream Tcl 命令僅生成二進制比特流 (.bit)文件。(可選)您可通過使用以下命令開關(guān)來更改 write_bitstream Tcl 命令寫出的文件格式:

  • -raw_bitfile:(可選)此開關(guān)會導致 write_bitstream 編寫原始比特文件 (.rbt),其中所含信息與二進制比特流文件中所含信息相同,但格式為 ASCII。輸出文件名為 .rbt。

  • -mask_file:(可選)編寫掩碼文件 (.msk),其中包含有關(guān)比特流文件中配置數(shù)據(jù)所在位置的掩碼數(shù)據(jù)。此文件可用于判定比特流中哪些位應(yīng)與回讀數(shù)據(jù)進行比較和驗證。如果掩碼位為 0,那么應(yīng)根據(jù)比特流數(shù)據(jù)驗證該位。如果掩碼位為 1,那么不應(yīng)驗證該位。輸出文件名為.msk。

  • -no_binary_bitfile:(可選)不編寫二進制比特流文件 (.bit)。如果要生成 ASCII 比特流文件或掩碼文件或者要生成比特流報告(而不生成二進制比特流文件),請使用此命令。

  • -logic_location_file:(可選)創(chuàng)建 ASCII 邏輯位置文件 (.ll),以顯示鎖存器、觸發(fā)器、LUT、塊 RAM 和 I/O 塊輸入輸出的比特流位置。這些位元可供位置文件中的幀和位編號引用,以幫助您觀察 FPGA 寄存器的內(nèi)容。

  • -bin_file:(可選)創(chuàng)建二進制文件 (.bin),其中僅包含器件編程數(shù)據(jù),不含標準比特流文件 (.bit) 中找到的報頭信息。

  • -reference_bitfile :(可選)讀取引用比特流文件,并輸出增量比特流文件,其中僅含不同于指定引用文件的內(nèi)容。此部分比特流文件可用于對含更新設(shè)計的現(xiàn)有器件進行增量編程。

向下滑動查看

更改器件鏡像 (PDI) 文件格式設(shè)置

默認情況下,write_device_image Tcl 命令僅生成 1 個 .pdi 文件。(可選)您可通過使用以下命令開關(guān)來更改write_device_image Tcl 命令寫出的文件格式:

  • -force(可選):覆蓋現(xiàn)有文件。

  • -verbose(可選):打印 write_device_image 選項。

  • -raw_partitions(可選):寫入原始 CFI 和 NPI 分區(qū)文件(.rnpi 和 .rcdo)

  • -mask_file(可選):寫入掩碼文件 (.msk)

  • -logic_location_file(可選):寫入邏輯位置文件 (.ll)

  • -cell (可選):僅為指定單元創(chuàng)建部分器件鏡像。

  • -no_pdi:不生成 pdi 文件。僅生成原始分區(qū)文件后即停止操作。

  • -no_partial_pdifile(可選):不為 Dynamic Function eXchange 設(shè)計寫入部分 pdi 文件。

  • -quiet(可選):忽略命令錯誤。

  • (必需):要寫入的 .pdi 文件名。

向下滑動查看

更改器件配置比特流設(shè)置

您可更改的最常見的配置設(shè)置歸為器件配置設(shè)置類別。這些設(shè)置是器件模型的屬性,您可使用“Edit Device Properties”(編輯器件屬性)對話框來為選定的已綜合或已實現(xiàn)的設(shè)計網(wǎng)表更改這些設(shè)置。以下步驟描述了如何使用此方法來設(shè)置各種比特流屬性:

1.選擇“Tools” → “Edit Device Properties”(工具 > 編輯器件屬性)。

2.在“Edit Device Properties”對話框中,選擇左側(cè)列中的類別之一(請參閱下圖)。

wKgaomU4z72AQMy0AACqyyhEF-0501.png

3.將屬性設(shè)為期望的值,然后單擊“OK”(確定)。

4.依次選擇“File” → “Constraints” → “Save”(文件 > 約束 > 保存)以將更新后的屬性保存到目標 XDC 文件中。

也可以在 XDC 文件中使用 set_property 命令來設(shè)置比特流屬性。例如,以下提供了如何更改 start-up DONE cycle 屬性的示例:

set_property BITSTREAM.STARTUP.DONE_CYCLE 4 [current_design]

在 Vivado 模板中提供了更多示例和模板?!捌骷渲帽忍亓髟O(shè)置”描述了所有器件配置設(shè)置。

獲取完整版用戶指南,請掃描二維碼進行下載

wKgaomU4z72AHysVAAACkQ90eQI069.png


原文標題:Vivado Design Suite 用戶指南:編程和調(diào)試

文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131126
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2155

    瀏覽量

    120853

原文標題:Vivado Design Suite 用戶指南:編程和調(diào)試

文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design
    的頭像 發(fā)表于 10-28 10:46 ?127次閱讀
    AMBA AXI4接口協(xié)議概述

    MicroBlaze V軟核處理器的功能特性

    指南提供了有關(guān) AMD Vivado Design Suite 中包含的 32 位和 64 位 MicroBlaze V 軟核處理器的信息。該文檔旨在用作為處理器硬件架構(gòu)的
    的頭像 發(fā)表于 10-16 09:17 ?359次閱讀
    MicroBlaze V軟核處理器的功能特性

    PLC遠程編程調(diào)試平臺是什么

    在快速發(fā)展的工業(yè)自動化領(lǐng)域,可編程邏輯控制器(PLC)作為核心控制設(shè)備,其穩(wěn)定運行對于生產(chǎn)效率和安全性至關(guān)重要。然而,隨著生產(chǎn)規(guī)模的不斷擴大和遠程管理的需求增加,傳統(tǒng)的現(xiàn)場編程調(diào)試模式已難以滿足高效
    的頭像 發(fā)表于 10-08 14:26 ?155次閱讀
    PLC遠程<b class='flag-5'>編程</b><b class='flag-5'>調(diào)試</b>平臺是什么

    掃描模塊的編程示例和調(diào)試策略

    電子發(fā)燒友網(wǎng)站提供《掃描模塊的編程示例和調(diào)試策略.pdf》資料免費下載
    發(fā)表于 09-27 09:38 ?0次下載
    掃描模塊的<b class='flag-5'>編程</b>示例和<b class='flag-5'>調(diào)試</b>策略

    CC313x和CC323x Simplelink? Wi-Fi?嵌入式編程用戶指南

    電子發(fā)燒友網(wǎng)站提供《CC313x和CC323x Simplelink? Wi-Fi?嵌入式編程用戶指南.pdf》資料免費下載
    發(fā)表于 09-26 09:43 ?0次下載
    CC313x和CC323x Simplelink? Wi-Fi?嵌入式<b class='flag-5'>編程</b><b class='flag-5'>用戶</b><b class='flag-5'>指南</b>

    PoE受電設(shè)備調(diào)試指南

    電子發(fā)燒友網(wǎng)站提供《PoE受電設(shè)備調(diào)試指南.pdf》資料免費下載
    發(fā)表于 09-24 10:59 ?0次下載
    PoE受電設(shè)備<b class='flag-5'>調(diào)試</b><b class='flag-5'>指南</b>

    AMD Vivado Design Suite 2024.1全新推出

    AMD Vivado Design Suite 2024.1 可立即下載。最新版本支持全新 AMD MicroBlaze V 軟核處理器,并針對 QoR 和 Dynamic Function
    的頭像 發(fā)表于 09-18 09:41 ?405次閱讀

    調(diào)試通信范圍指南

    電子發(fā)燒友網(wǎng)站提供《調(diào)試通信范圍指南.pdf》資料免費下載
    發(fā)表于 09-13 10:21 ?0次下載
    <b class='flag-5'>調(diào)試</b>通信范圍<b class='flag-5'>指南</b>

    如何在服務(wù)器上調(diào)試本地FPGA板卡

    編程調(diào)試 現(xiàn)在 Vivado 已遠程運行,最后一步是對 FPGA 板卡進行編程調(diào)試。Vi
    發(fā)表于 07-31 17:36

    一個更適合工程師和研究僧的FPGA提升課程

    設(shè)計; ● UltraFast 設(shè)計方法; ● 使用UltraScale和UltraScale+架構(gòu)進行設(shè)計; ● FPGA 功耗最優(yōu)化; ● 使用 Vivado Design Suite 4
    發(fā)表于 06-05 10:09

    淺談Pango_Design_Suite工具的安裝

    ,啟動會彈出如下提示,開發(fā)者無需注意,可以直接使用,配置好Pango Design工具,即可編程、在線調(diào)試。下期再在該開發(fā)工具下編碼、調(diào)試!
    發(fā)表于 05-30 00:43

    MPLAB? PICkit? 4 在線調(diào)試器用戶指南

    電子發(fā)燒友網(wǎng)站提供《MPLAB? PICkit? 4 在線調(diào)試器用戶指南.pdf》資料免費下載
    發(fā)表于 01-07 10:57 ?6次下載

    視頻應(yīng)用調(diào)試入門指南及其它

    電子發(fā)燒友網(wǎng)站提供《視頻應(yīng)用調(diào)試入門指南及其它.pdf》資料免費下載
    發(fā)表于 11-24 16:00 ?0次下載
    視頻應(yīng)用<b class='flag-5'>調(diào)試</b>入門<b class='flag-5'>指南</b>及其它

    AMD Vivado Design Suite 2023.2的優(yōu)勢

    由于市場環(huán)境日益復雜、產(chǎn)品競爭日趨激烈,為了加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計,硬件設(shè)計人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AMD Vivado Design Suite
    的頭像 發(fā)表于 11-23 15:09 ?813次閱讀

    西門子標準化編程和虛擬調(diào)試應(yīng)用

    西門子標準化編程和虛擬調(diào)試應(yīng)用,西門子標準化編程、仿真與虛擬調(diào)試應(yīng)用培訓PPT。
    發(fā)表于 11-16 14:58 ?487次閱讀
    西門子標準化<b class='flag-5'>編程</b>和虛擬<b class='flag-5'>調(diào)試</b>應(yīng)用