0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

加法器電路設(shè)計(jì)過程

CHANBAEK ? 來源:數(shù)殼智學(xué) ? 作者:赤靈 ? 2023-10-30 15:54 ? 次閱讀

生活中加減乘除是多么簡(jiǎn)單的事情,小學(xué)一年級(jí)的小朋友已經(jīng)能熟練的掌握。本書主要是面向大學(xué)本科以上的讀者,卻直到第三章才敢小心翼翼的提出如何讓電路做加法運(yùn)算,也不得不感嘆,人們?cè)O(shè)計(jì)出計(jì)算機(jī)是花費(fèi)了多么大的心血。

首先我們要看看電路如何去做加法。

3.1. 一位加法器設(shè)計(jì)

首先我們來看二進(jìn)制加法的具體步驟(以0101 + 0011為例)(如圖 3-1),數(shù)字的最右邊為第0位,往左依次是第1、2、3位。步驟如下:

1.把0101 用A表示,0011用B表示,相加的和用S表示;A的第n位用An表示,B的第n位用Bn表示,S的第n位用Sn表示;用Ci表示當(dāng)前位來自前一位的進(jìn)位;

2.第0位二進(jìn)制相加,A0 + B 0 = 1 + 1 = 10 ,則S0 = 0,C1 =1;

3.第1位二進(jìn)制相加,A1 + B1 + C1 = 0 + 1 + 1 = 10 ,則S1 = 0, C 2 =1 ;

4.第2位二進(jìn)制相加,A2 + B2 + C2 = 1 + 0 + 1 = 10 ,則S2 = 0, C 3 =1 ;

5.第3位二進(jìn)制相加,A3 + B3 + C3 = 0 + 0 + 1 = 01 ,則S3 = 1, C 4 =0 ;

6.所以最終的結(jié)果是:C4S3S2S1S0 = 01000

圖片

圖 3-1 二進(jìn)制相加的例子

從上面的例子中總結(jié)出一位加法器的設(shè)計(jì)需求。兩個(gè)二進(jìn)制數(shù)字的對(duì)應(yīng)位數(shù)字相加的需求,需要3個(gè)輸入,2個(gè)輸出(如圖 3-2)。A和B是來自加數(shù)和被加數(shù)的兩個(gè)比特;Ci是來自前一個(gè)比特位的進(jìn)位;S是前面三項(xiàng)加起來的“和”;C0是當(dāng)前這一位向下一位的進(jìn)位。

圖片

圖 3-2 一位加法器的符號(hào)

我們可以發(fā)現(xiàn)一個(gè)3個(gè)輸入,2個(gè)輸出的元器件,可以列出所有的輸入輸出的可能數(shù)值,具體如表 3-1 。設(shè)計(jì)電路的方法就是找到一個(gè)電路集合,能夠同時(shí)滿足表中的8種輸入輸出情況的邏輯,也就是當(dāng)輸入的A、B、Ci為某一行的值的時(shí)候,S、C0的輸出同時(shí)要符合表中列出的數(shù)值,比如參照第5行,當(dāng)輸入A=1、B=0、C ~i~ =1,的時(shí)候輸出S=0、C ~0~ =1。

表 3-1 一位加法器真值表

序號(hào)ABCiSC0
100000
200110
301010
401101
510010
610101
711001
811111

我們可以分成兩部分來考慮,第一部分是輸入A、B、C i, 輸出S的電路設(shè)計(jì);第二部分是輸入A、B、C i, 輸出C0的電路設(shè)計(jì);這是兩個(gè)獨(dú)立的電路,為了實(shí)現(xiàn)完整的一位加法器功能的模塊,把兩個(gè)電路以放在一起就行了。

對(duì)于第一部分電路,從表 3-1中可以看出,第2、3、5、8行等于1,其他行等于0。S的邏輯表達(dá)式只需要滿足2、3、5、8行的其中一種輸入情況(“或”的邏輯關(guān)系),另S =1。則S的完整邏輯表達(dá)式為:

圖片

同理,第二部分電路設(shè)計(jì)中,C0的完整邏輯表達(dá)式為:

圖片

如果對(duì)邏輯表達(dá)式的設(shè)計(jì)還不是非常熟悉的讀者,可以用這兩個(gè)邏輯表達(dá)式來驗(yàn)證表 3-1,對(duì)于每一行的A、B、Ci的輸入,輸出的S和C0的值都完美的對(duì)應(yīng)。

接下來的電路設(shè)計(jì),把邏輯表達(dá)式中的“與”、“或”、“非“的邏輯關(guān)系變成電路中的“與門”、“或門”、“非門”,在加上連線就是我們需要的加法器的電路圖。直接上圖(圖 3-3):

圖片

圖 3-3 加法器的邏輯電路圖

3.2. 加法實(shí)驗(yàn)電路

用三個(gè)商用的“非門”(圖 2-14)、“與門”(圖 2-15)、“或門”(圖 2-16)芯片組成實(shí)際的加法器實(shí)現(xiàn)電路圖(圖 3-4)。

圖片

圖 3-4根據(jù)邏輯門芯片繪制的加法器電路原理

圖片

圖 3-5根據(jù)門電路芯片設(shè)計(jì)的加法器PCB板(正面)

3.3. 用加法器實(shí)現(xiàn)加法

兩個(gè)二進(jìn)制數(shù)字相加為例,利用加法器設(shè)計(jì)電路圖實(shí)現(xiàn)二進(jìn)制加法。

圖片

圖 3-6用加法器組成一個(gè)八位加法電路

將圖 3-6簡(jiǎn)化成8位加法器示意圖:

圖片

圖 3-7 八位加法器的示意圖

3.4. 加法實(shí)驗(yàn)

3.4.1. 常用全加芯片XD74LS283

圖片

圖 3-8 四位加法器XD74LS283針腳示意圖

3.4.2. 加法實(shí)驗(yàn)

本實(shí)驗(yàn)采用常用的4位加法器芯片(XD74LS283)(如圖 3-8)實(shí)現(xiàn)兩個(gè)8位二進(jìn)制相加的實(shí)際電路。

圖片

圖 3-9八位加法實(shí)驗(yàn)電路圖

圖片

圖 3-10 八位加法實(shí)驗(yàn)板

3.5. 小節(jié)

本節(jié)通過完整的闡述了加法器這個(gè)電子元件的電路設(shè)計(jì)過程,從元件功能需求分析到邏輯表達(dá)式的建立到邏輯電路圖的設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 邏輯電路
    +關(guān)注

    關(guān)注

    13

    文章

    492

    瀏覽量

    42535
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6659

    文章

    2420

    瀏覽量

    202813
  • 二進(jìn)制
    +關(guān)注

    關(guān)注

    2

    文章

    786

    瀏覽量

    41564
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7360

    瀏覽量

    87632
  • 加法器
    +關(guān)注

    關(guān)注

    6

    文章

    183

    瀏覽量

    30059
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    運(yùn)算放大器的同相加法器和反相加法器

      運(yùn)算放大器構(gòu)成加法器 可以分為同相加法器和反相加法器
    發(fā)表于 08-05 17:17 ?3w次閱讀
    運(yùn)算放大器的同相<b class='flag-5'>加法器</b>和反相<b class='flag-5'>加法器</b>

    什么是加法器加法器的原理是什么 ?

    什么是加法器?加法器的原理是什么 反相加法器等效原理圖解析
    發(fā)表于 03-11 06:30

    加法器,加法器是什么意思

    加法器,加法器是什么意思 加法器 :  加法器是為了實(shí)現(xiàn)加法的?! 〖词钱a(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與
    發(fā)表于 03-08 16:48 ?5484次閱讀

    十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?

    十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?   十進(jìn)制加法器可由BCD碼(二-十進(jìn)制碼)來設(shè)計(jì),它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶U边壿媮韺?shí)現(xiàn),該校正邏
    發(fā)表于 04-13 10:58 ?1.4w次閱讀

    FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)

    浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器,它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ),其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)
    發(fā)表于 07-06 15:05 ?47次下載
    FPU<b class='flag-5'>加法器</b>的設(shè)計(jì)與實(shí)現(xiàn)

    同相加法器電路原理與同相加法器計(jì)算

    同相加法器輸入阻抗高,輸出阻抗低 反相加法器輸入阻抗低,輸出阻抗高.加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。當(dāng)選用同相
    發(fā)表于 09-13 17:23 ?5.7w次閱讀
    同相<b class='flag-5'>加法器</b><b class='flag-5'>電路</b>原理與同相<b class='flag-5'>加法器</b>計(jì)算

    加法器工作原理_加法器邏輯電路

    。在電子學(xué)中,加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。三碼,主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來表示,所以加減器也就不那么必要。
    發(fā)表于 02-18 14:40 ?3.3w次閱讀
    <b class='flag-5'>加法器</b>工作原理_<b class='flag-5'>加法器</b>邏輯<b class='flag-5'>電路</b>圖

    加法器是如何實(shí)現(xiàn)的

     verilog實(shí)現(xiàn)加法器,從底層的門級(jí)電路級(jí)到行為級(jí),本文對(duì)其做出了相應(yīng)的闡述。
    發(fā)表于 02-18 14:53 ?6192次閱讀
    <b class='flag-5'>加法器</b>是如何實(shí)現(xiàn)的

    超前進(jìn)位加法器是如何實(shí)現(xiàn)記憶的呢

    行波進(jìn)位加法器和超前進(jìn)位加法器都是加法器,都是在邏輯電路中用作兩個(gè)數(shù)相加的電路。我們?cè)賮砘仡櫼幌滦胁ㄟM(jìn)位
    發(fā)表于 08-05 16:45 ?1417次閱讀
    超前進(jìn)位<b class='flag-5'>加法器</b>是如何實(shí)現(xiàn)記憶的呢

    加法器的原理及采用加法器的原因

    有關(guān)加法器的知識(shí),加法器是用來做什么的,故名思義,加法器是為了實(shí)現(xiàn)加法的,它是一種產(chǎn)生數(shù)的和的裝置,那么加法器的工作原理是什么,為什么要采用
    的頭像 發(fā)表于 06-09 18:04 ?5011次閱讀

    鏡像加法器電路結(jié)構(gòu)及仿真設(shè)計(jì)

    鏡像加法器是一個(gè)經(jīng)過改進(jìn)的加法器電路,首先,它取消了進(jìn)位反相門;
    的頭像 發(fā)表于 07-07 14:20 ?2402次閱讀
    鏡像<b class='flag-5'>加法器</b>的<b class='flag-5'>電路</b>結(jié)構(gòu)及仿真設(shè)計(jì)

    同相加法器和反相加法器的區(qū)別是什么

    同相加法器和反相加法器是運(yùn)算放大器在模擬電路設(shè)計(jì)中常用的兩種基本電路結(jié)構(gòu),它們?cè)谛盘?hào)處理方面有著不同的特性和應(yīng)用場(chǎng)景。
    的頭像 發(fā)表于 05-23 14:35 ?2115次閱讀

    加法器的原理是什么 加法器有什么作用

    加法器是數(shù)字電路中的基本組件之一,用于執(zhí)行數(shù)值的加法運(yùn)算。加法器的基本原理和作用可以從以下幾個(gè)方面進(jìn)行詳細(xì)闡述。
    的頭像 發(fā)表于 05-23 15:01 ?2277次閱讀
    <b class='flag-5'>加法器</b>的原理是什么 <b class='flag-5'>加法器</b>有什么作用

    串行加法器和并行加法器的區(qū)別?

    串行加法器和并行加法器是兩種基本的數(shù)字電路設(shè)計(jì),用于執(zhí)行二進(jìn)制數(shù)的加法運(yùn)算。它們?cè)谠O(shè)計(jì)哲學(xué)、性能特點(diǎn)以及應(yīng)用場(chǎng)景上有著明顯的區(qū)別。
    的頭像 發(fā)表于 05-23 15:06 ?2009次閱讀

    請(qǐng)問增益為1的加法器有哪些?

    增益為1的加法器指的是輸出信號(hào)的幅度與輸入信號(hào)幅度相等的加法器。這類加法器在模擬電路設(shè)計(jì)中非常重要,因?yàn)樗鼈冊(cè)趫?zhí)行加法運(yùn)算的同時(shí),不會(huì)改變信
    的頭像 發(fā)表于 05-23 15:10 ?975次閱讀