生活中加減乘除是多么簡(jiǎn)單的事情,小學(xué)一年級(jí)的小朋友已經(jīng)能熟練的掌握。本書主要是面向大學(xué)本科以上的讀者,卻直到第三章才敢小心翼翼的提出如何讓電路做加法運(yùn)算,也不得不感嘆,人們?cè)O(shè)計(jì)出計(jì)算機(jī)是花費(fèi)了多么大的心血。
首先我們要看看電路如何去做加法。
3.1. 一位加法器設(shè)計(jì)
首先我們來看二進(jìn)制加法的具體步驟(以0101 + 0011為例)(如圖 3-1),數(shù)字的最右邊為第0位,往左依次是第1、2、3位。步驟如下:
1.把0101 用A表示,0011用B表示,相加的和用S表示;A的第n位用An表示,B的第n位用Bn表示,S的第n位用Sn表示;用Ci表示當(dāng)前位來自前一位的進(jìn)位;
2.第0位二進(jìn)制相加,A0 + B 0 = 1 + 1 = 10 ,則S0 = 0,C1 =1;
3.第1位二進(jìn)制相加,A1 + B1 + C1 = 0 + 1 + 1 = 10 ,則S1 = 0, C 2 =1 ;
4.第2位二進(jìn)制相加,A2 + B2 + C2 = 1 + 0 + 1 = 10 ,則S2 = 0, C 3 =1 ;
5.第3位二進(jìn)制相加,A3 + B3 + C3 = 0 + 0 + 1 = 01 ,則S3 = 1, C 4 =0 ;
6.所以最終的結(jié)果是:C4S3S2S1S0 = 01000
圖 3-1 二進(jìn)制相加的例子
從上面的例子中總結(jié)出一位加法器的設(shè)計(jì)需求。兩個(gè)二進(jìn)制數(shù)字的對(duì)應(yīng)位數(shù)字相加的需求,需要3個(gè)輸入,2個(gè)輸出(如圖 3-2)。A和B是來自加數(shù)和被加數(shù)的兩個(gè)比特;Ci是來自前一個(gè)比特位的進(jìn)位;S是前面三項(xiàng)加起來的“和”;C0是當(dāng)前這一位向下一位的進(jìn)位。
圖 3-2 一位加法器的符號(hào)
我們可以發(fā)現(xiàn)一個(gè)3個(gè)輸入,2個(gè)輸出的元器件,可以列出所有的輸入輸出的可能數(shù)值,具體如表 3-1 。設(shè)計(jì)電路的方法就是找到一個(gè)電路集合,能夠同時(shí)滿足表中的8種輸入輸出情況的邏輯,也就是當(dāng)輸入的A、B、Ci為某一行的值的時(shí)候,S、C0的輸出同時(shí)要符合表中列出的數(shù)值,比如參照第5行,當(dāng)輸入A=1、B=0、C ~i~ =1,的時(shí)候輸出S=0、C ~0~ =1。
表 3-1 一位加法器真值表
序號(hào) | A | B | Ci | S | C0 |
---|---|---|---|---|---|
1 | 0 | 0 | 0 | 0 | 0 |
2 | 0 | 0 | 1 | 1 | 0 |
3 | 0 | 1 | 0 | 1 | 0 |
4 | 0 | 1 | 1 | 0 | 1 |
5 | 1 | 0 | 0 | 1 | 0 |
6 | 1 | 0 | 1 | 0 | 1 |
7 | 1 | 1 | 0 | 0 | 1 |
8 | 1 | 1 | 1 | 1 | 1 |
我們可以分成兩部分來考慮,第一部分是輸入A、B、C i, 輸出S的電路設(shè)計(jì);第二部分是輸入A、B、C i, 輸出C0的電路設(shè)計(jì);這是兩個(gè)獨(dú)立的電路,為了實(shí)現(xiàn)完整的一位加法器功能的模塊,把兩個(gè)電路以放在一起就行了。
對(duì)于第一部分電路,從表 3-1中可以看出,第2、3、5、8行等于1,其他行等于0。S的邏輯表達(dá)式只需要滿足2、3、5、8行的其中一種輸入情況(“或”的邏輯關(guān)系),另S =1。則S的完整邏輯表達(dá)式為:
同理,第二部分電路設(shè)計(jì)中,C0的完整邏輯表達(dá)式為:
如果對(duì)邏輯表達(dá)式的設(shè)計(jì)還不是非常熟悉的讀者,可以用這兩個(gè)邏輯表達(dá)式來驗(yàn)證表 3-1,對(duì)于每一行的A、B、Ci的輸入,輸出的S和C0的值都完美的對(duì)應(yīng)。
接下來的電路設(shè)計(jì),把邏輯表達(dá)式中的“與”、“或”、“非“的邏輯關(guān)系變成電路中的“與門”、“或門”、“非門”,在加上連線就是我們需要的加法器的電路圖。直接上圖(圖 3-3):
圖 3-3 加法器的邏輯電路圖
3.2. 加法實(shí)驗(yàn)電路
用三個(gè)商用的“非門”(圖 2-14)、“與門”(圖 2-15)、“或門”(圖 2-16)芯片組成實(shí)際的加法器實(shí)現(xiàn)電路圖(圖 3-4)。
圖 3-4根據(jù)邏輯門芯片繪制的加法器電路原理圖
圖 3-5根據(jù)門電路芯片設(shè)計(jì)的加法器PCB板(正面)
3.3. 用加法器實(shí)現(xiàn)加法
兩個(gè)二進(jìn)制數(shù)字相加為例,利用加法器設(shè)計(jì)電路圖實(shí)現(xiàn)二進(jìn)制加法。
圖 3-6用加法器組成一個(gè)八位加法電路
將圖 3-6簡(jiǎn)化成8位加法器示意圖:
圖 3-7 八位加法器的示意圖
3.4. 加法實(shí)驗(yàn)
3.4.1. 常用全加芯片XD74LS283
圖 3-8 四位加法器XD74LS283針腳示意圖
3.4.2. 加法實(shí)驗(yàn)
本實(shí)驗(yàn)采用常用的4位加法器芯片(XD74LS283)(如圖 3-8)實(shí)現(xiàn)兩個(gè)8位二進(jìn)制相加的實(shí)際電路。
圖 3-9八位加法實(shí)驗(yàn)電路圖
圖 3-10 八位加法實(shí)驗(yàn)板
3.5. 小節(jié)
本節(jié)通過完整的闡述了加法器這個(gè)電子元件的電路設(shè)計(jì)過程,從元件功能需求分析到邏輯表達(dá)式的建立到邏輯電路圖的設(shè)計(jì)。
-
邏輯電路
+關(guān)注
關(guān)注
13文章
492瀏覽量
42535 -
電路設(shè)計(jì)
+關(guān)注
關(guān)注
6659文章
2420瀏覽量
202813 -
二進(jìn)制
+關(guān)注
關(guān)注
2文章
786瀏覽量
41564 -
計(jì)算機(jī)
+關(guān)注
關(guān)注
19文章
7360瀏覽量
87632 -
加法器
+關(guān)注
關(guān)注
6文章
183瀏覽量
30059
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論