世界不是平的,半導(dǎo)體行業(yè)亦是如此。
2023 年,生成式AI如同當(dāng)紅炸子雞,吸引著全球的目光。
當(dāng)前,圍繞這一領(lǐng)域的競爭愈發(fā)白熱化,全球陷入百模大戰(zhàn),并朝著千模大戰(zhàn)奮進(jìn)。
大模型應(yīng)用需要處理大規(guī)模的數(shù)據(jù),以O(shè)penAI的ChatGPT從第一代大約50億個參數(shù),發(fā)展到GPT4.0大約將超過 1T 的參數(shù),對算力的高需求不必多說。
在這場潮流中,AI芯片成為支撐引擎,為大模型應(yīng)用提供強有力的支持。
在人工智能領(lǐng)域,大模型應(yīng)用的興起,讓芯片的發(fā)展來到了一個新高度。蓬勃發(fā)展的大模型應(yīng)用所帶來的特殊性需求,正推動芯片設(shè)計行業(yè)邁向新紀(jì)元。眾多頂級的半導(dǎo)體廠商紛紛為大模型應(yīng)用而專門構(gòu)建AI芯片,其高算力、高帶寬、動輒千億的晶體管數(shù)量成為大芯片的標(biāo)配。
逐漸的,先進(jìn)封裝技術(shù)如 CoWoS 成為 GPU 的主流選擇,先進(jìn)封裝技術(shù)與 HBM(HBM 作為一種高性能內(nèi)存解決方案被各大芯片廠商廣泛的應(yīng)用)是一對無法忽視的組合,通過多芯片堆疊提高了芯片之間的通信速度和能效,為大模型應(yīng)用提供強有力的支持。
當(dāng)然,芯片設(shè)計行業(yè)的挑戰(zhàn)并不僅限于大模型應(yīng)用的迅速發(fā)展:
智能手機、物聯(lián)網(wǎng)設(shè)備、自動駕駛汽車等應(yīng)用市場的發(fā)展,各個領(lǐng)域?qū)π酒囊笤絹碓礁?,因此,半?dǎo)體設(shè)計和制造商必須利用更精密和復(fù)雜的設(shè)計方法來滿足這些新的需求。
正如在消費電子領(lǐng)域,許多移動和手持設(shè)備對低功耗的要求十分迫切。為了實現(xiàn)低功耗設(shè)計目標(biāo),芯片設(shè)計商不得不采用先進(jìn)的低功耗技術(shù),包括電源關(guān)斷技術(shù)(PSO)、多供電電壓(MSV)以及動態(tài)電壓頻率縮放(DVFS)等技術(shù)。
隨著晶體管數(shù)量的急劇攀升與設(shè)計師面臨的驗證場景越加豐富;特別是Chiplet技術(shù)的火熱也讓芯片設(shè)計復(fù)雜度,邁向新高峰。
Chiplet技術(shù)被認(rèn)為是后摩爾時代繼續(xù)提高算力密度的重要技術(shù)之一,也獲得了大模型AI芯片的青睞。
圖片來自:Google
Chiplet技術(shù)將芯片分割成更小的模塊,使得芯片可以采用異構(gòu)設(shè)計,即不同的模塊可以由不同制造商提供,這為芯片設(shè)計帶來更大的靈活性和創(chuàng)新空間(更有甚者認(rèn)為:Chiplet 技術(shù)正在改變半導(dǎo)體行業(yè),其應(yīng)用前景潛力無限)。
根據(jù)研究機構(gòu) Omdia 報告,2024 年采用Chiplet 的處理器芯片的全球市場規(guī)模將達(dá) 58 億美元,到 2035 年將達(dá)到 570 億美元。
但也由于Chiplet的發(fā)展剛起步不久,其還面臨著非常多的挑戰(zhàn),就以其堆疊的設(shè)計問題而言:電路設(shè)計和協(xié)議標(biāo)準(zhǔn)可謂之相輔相成。
2.5D封裝SerDes方法,圖片來自:NASA
Chiplet之間的通信雖然可以依靠傳統(tǒng)的高速Serdes電路來解決,甚至能完整復(fù)用PCIe這類成熟協(xié)議;但這些協(xié)議主要用于解決芯片間甚至板卡間的通信,在Chiplet之間通信用會造成面積和功耗的浪費。
其次,通信協(xié)議是決定Chiplet能否“復(fù)用”的前提條件。如:Intel公司推出了AIB協(xié)議、TSMC和Arm合作推出LIPINCON協(xié)議,但在目前Chiplet仍是頭部半導(dǎo)體公司才會采用的技術(shù),這些廠商缺乏與別的Chiplet互聯(lián)互通的動力。(如:UCIe聯(lián)盟的誕生,或許可以實現(xiàn)了通信協(xié)議的統(tǒng)一,IP公司就有可能實現(xiàn)從“賣IP”到“賣Chiplet”的轉(zhuǎn)型)。
需要特別注意的是:Chiplet理念下的芯片設(shè)計新思路也是設(shè)計方法學(xué)在芯片設(shè)計上體現(xiàn)的一種。
要讓基于Chiplet的設(shè)計方法從“可用”變?yōu)椤昂糜谩保蛟S仍需一個相對成熟且完整的設(shè)計流程,以及研制配套的設(shè)計輔助工具。
結(jié)合以上種種,我們不難發(fā)現(xiàn):無論是哪種技術(shù),變革都來自于客戶的需求。
就如對多芯片堆疊技術(shù)的需求與日俱增,催生出Chiplet理念下的芯片設(shè)計新思路,打開了新的性能和能效維度。
而要滿足這些需求,并沒有一招鮮吃遍天的方法,需要我們走出平面思維的局限,在全新的維度中探索。
審核編輯:劉清
-
芯片設(shè)計
+關(guān)注
關(guān)注
15文章
993瀏覽量
54772 -
AI芯片
+關(guān)注
關(guān)注
17文章
1850瀏覽量
34849 -
OpenAI
+關(guān)注
關(guān)注
9文章
1033瀏覽量
6378 -
chiplet
+關(guān)注
關(guān)注
6文章
416瀏覽量
12541 -
ChatGPT
+關(guān)注
關(guān)注
29文章
1546瀏覽量
7358
原文標(biāo)題:平面芯片思維的結(jié)束,Chiplet理念下的芯片設(shè)計新思路
文章出處:【微信號:奇普樂芯片技術(shù),微信公眾號:奇普樂芯片技術(shù)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論