臺積電調(diào)整SoIC產(chǎn)能，迎接AI與HPC需求增長?

1 月 18 日報道，業(yè)界權(quán)威機(jī)構(gòu)發(fā)布報告稱，臺積電正在加大系統(tǒng)級集成單芯片（SoIC）的制造產(chǎn)量，預(yù)計將于 2024 年實現(xiàn)每月生產(chǎn) 5000-6000 顆，以滿足未來人工智能（AI）以及高性能計算機(jī)（HPC）龐大的市場需求。AMD 作為首家使用該技術(shù)的客戶，已推出 breakthrough AI 芯片 MI300 ，采用 SoIC 和 CoWoS 創(chuàng)新封裝方案。

身為臺積電最大客戶之一的蘋果，亦表現(xiàn)出對 SoIC 的濃厚興趣。蘋果計劃通過熱塑碳纖板復(fù)合成型技術(shù)，配合 SoIC 進(jìn)行產(chǎn)品試產(chǎn)。預(yù)見在 2025-2026 年間，將實現(xiàn)量產(chǎn)，以用于 Mac、iPad 等設(shè)備。據(jù)測算，與現(xiàn)有制作工藝相比，此方案可降低生產(chǎn)成本。

業(yè)內(nèi)專家認(rèn)為，蘋果的決策主要考慮了產(chǎn)品設(shè)計、定位以及生產(chǎn)成本等因素。若 SoIC 能夠成功進(jìn)入筆記本電腦、手機(jī)等消費電子領(lǐng)域，預(yù)計將帶動更多用戶需求，同時也會增加其他客戶的采納意愿。

據(jù)悉，SoIC 是臺積電研發(fā)的全球首個高密度 3D chiplet 堆疊技術(shù)。此次封裝技術(shù)的凸點間距（Bump Pitch）成為關(guān)注焦點。凸點間距越低，說明封裝集成程度越高，且交貨難度越大。臺積電的 3D SoIC 技術(shù)在此方面表現(xiàn)突出，凸點間距甚至低于 6um，堪稱業(yè)內(nèi)之最。

SoIC 作為“3D 封裝尖端科技”，是臺積電異構(gòu)小芯片封裝的核心所在，具備高度密集垂直堆疊功能。相較 CoWoS 與 InFo 技術(shù)，SoIC 展現(xiàn)出更高的封裝密度、更緊湊的鍵合間隔，并且可與 CoWoS / InFo 共享，以實現(xiàn)芯片尺寸減小、多芯片整合。根據(jù)內(nèi)部規(guī)劃，SoIC 將從 2023 年 12 月開始，月產(chǎn)量為 2000 顆；原定 2024 年提高至 3000-4000 顆，現(xiàn)調(diào)整為 5000-6000 顆；2025 全年預(yù)期產(chǎn)能躍增兩倍以上。

值得注意的是，CoWoS 乃是歷經(jīng) 15 年發(fā)展，堪稱成熟的技術(shù)，預(yù)計 2022 年度末月產(chǎn)量將攀升至 30000 至 34000 件。