0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯礪智能Chiplet Die-to-Die互連IP芯片成功回片

CHANBAEK ? 來(lái)源:網(wǎng)絡(luò)整理 ? 2024-01-18 16:03 ? 次閱讀

芯礪智能近日宣布,其全自研的Chiplet Die-to-Die互連IP(CL-Link)芯片一次性流片成功并順利點(diǎn)亮。這一重大突破標(biāo)志著芯礪智能在異構(gòu)集成芯片領(lǐng)域取得了領(lǐng)先地位,為人工智能時(shí)代的算力基礎(chǔ)設(shè)施建設(shè)提供了更加多元靈活的互連解決方案。

CL-Link芯片作為人工智能時(shí)代片間互連的最優(yōu)路徑,展現(xiàn)了出色的性能。它完美地實(shí)現(xiàn)了高帶寬、低延遲、低成本、高可靠性和高安全性,使其在智能汽車(chē)、人形機(jī)器人、高性能邊緣計(jì)算和服務(wù)器等多個(gè)領(lǐng)域具有廣泛應(yīng)用前景。

芯礪智能的CL-Link芯片不僅突破了傳統(tǒng)互連技術(shù)的限制,更在后摩爾時(shí)代為異構(gòu)集成芯片領(lǐng)域帶來(lái)了全新的思考和解決方案。這一創(chuàng)新技術(shù)將進(jìn)一步推動(dòng)人工智能和算力基礎(chǔ)設(shè)施的發(fā)展,為未來(lái)的技術(shù)進(jìn)步和應(yīng)用拓展奠定堅(jiān)實(shí)基礎(chǔ)。

總的來(lái)說(shuō),芯礪智能的CL-Link芯片是一次重大里程碑,它不僅展示了公司在異構(gòu)集成芯片領(lǐng)域的領(lǐng)先實(shí)力,更為人工智能時(shí)代的技術(shù)進(jìn)步和應(yīng)用拓展打開(kāi)了新的篇章。我們期待在未來(lái)看到更多此類突破性的技術(shù)成果,共同推動(dòng)半導(dǎo)體產(chǎn)業(yè)的發(fā)展和進(jìn)步。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50206

    瀏覽量

    420928
  • 人工智能
    +關(guān)注

    關(guān)注

    1789

    文章

    46652

    瀏覽量

    237087
  • 異構(gòu)集成
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    1858
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    最新Chiplet互聯(lián)案例解析 UCIe 2.0最新標(biāo)準(zhǔn)解讀

    單個(gè)芯片性能提升的有效途徑?? ? 隨著半導(dǎo)體制程不斷逼近物理極限,越來(lái)越多的芯片廠商為了提升芯片性能和效率開(kāi)始使用Chiplet技術(shù),將多個(gè)滿足特定功能的
    的頭像 發(fā)表于 11-05 11:39 ?484次閱讀
    最新<b class='flag-5'>Chiplet</b>互聯(lián)案例解析 UCIe 2.0最新標(biāo)準(zhǔn)解讀

    單個(gè)芯片性能提升的有效途徑

    隨著半導(dǎo)體制程不斷逼近物理極限,越來(lái)越多的芯片廠商為了提升芯片性能和效率開(kāi)始使用Chiplet技術(shù),將多個(gè)滿足特定功能的粒單元通過(guò)Die-to-D
    的頭像 發(fā)表于 10-23 15:36 ?237次閱讀
    單個(gè)<b class='flag-5'>芯片</b>性能提升的有效途徑

    INA826AIDRGR的DFN封裝中Exposed Thermal Die Pad是否接地?

    儀表運(yùn)放INA826AIDRGR的DFN封裝中Exposed Thermal Die Pad是否接地?
    發(fā)表于 08-30 07:04

    北極雄“啟明 935”系列成功交付流

    Chiplet與專為T(mén)ransformer架構(gòu)設(shè)計(jì)的“大熊星座”AI Chiplet。這一里程碑式的成就,標(biāo)志著北極雄在高性能計(jì)算與人工智能芯片
    的頭像 發(fā)表于 08-15 17:51 ?636次閱讀

    TLC2252-DIE的數(shù)據(jù)手冊(cè)顯示其Op Temp (°C)為 0 to 0, 請(qǐng)問(wèn)0 to 0要怎么理解?

    您好,TLC2252-DIE的數(shù)據(jù)手冊(cè)顯示其Op Temp (°C)為 0 to 0, 請(qǐng)問(wèn)0 to 0要怎么理解? 我看OPA2348-DIE, OPA170-DIE的Op Temp (°C)為 25only 謝謝。
    發(fā)表于 08-14 07:23

    DDR4的單、雙DIE兼容,不做仿真行不行?

    ,不過(guò),芯片設(shè)計(jì)領(lǐng)域的DIE(裸晶)是另外一個(gè)意思,它通常指的是芯片內(nèi)部一個(gè)單獨(dú)的晶圓區(qū)域,包含了芯片的一個(gè)或一組完整功能單元,大致可以理解為去掉了封裝和引腳的
    發(fā)表于 08-05 17:05

    Alphawave推出業(yè)界首款支持臺(tái)積電CoWoS封裝的3nm UCIe IP

    的3nm Die-to-Die(D2D)多協(xié)議子系統(tǒng)IP。這一里程碑式的成果不僅標(biāo)志著半導(dǎo)體互連技術(shù)的又一次飛躍,還通過(guò)深度融合臺(tái)積電的Chip-on-Wafer-on-Substrate(CoWoS
    的頭像 發(fā)表于 08-01 17:07 ?735次閱讀

    新思科技面向英特爾代工推出可量產(chǎn)的多裸晶芯片設(shè)計(jì)參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設(shè)計(jì)與分析解決方案結(jié)合新思科技IP,加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要: 新思科技人工智能(AI)驅(qū)動(dòng)型多裸晶芯片(Multi-die)設(shè)計(jì)參考流
    發(fā)表于 07-09 13:42 ?755次閱讀

    新思科技針對(duì)主要代工廠提供豐富多樣的UCIe IP解決方案

    Multi-Die設(shè)計(jì)之所以成為可能,除了封裝技術(shù)的進(jìn)步之外,用于Die-to-Die連接的通用互連技術(shù)(UCIe)標(biāo)準(zhǔn)也是一大關(guān)鍵。 通過(guò)混合搭配來(lái)自不同供應(yīng)商,甚至基于不同代工
    的頭像 發(fā)表于 07-03 15:16 ?886次閱讀

    die,device和chip的定義和區(qū)別

    在半導(dǎo)體行業(yè)中,“die”,“device”,和“chip”這三個(gè)術(shù)語(yǔ)都可以用來(lái)指代芯片。
    的頭像 發(fā)表于 02-23 18:26 ?6928次閱讀

    為什么單顆裸會(huì)被稱為die呢?

    Wafer、die、chip是半導(dǎo)體領(lǐng)域常見(jiàn)的術(shù)語(yǔ),但是為什么單顆裸會(huì)被稱為die呢?
    的頭像 發(fā)表于 01-24 09:14 ?2693次閱讀
    為什么單顆裸<b class='flag-5'>芯</b>會(huì)被稱為<b class='flag-5'>die</b>呢?

    Chiplet成大芯片設(shè)計(jì)主流方式,開(kāi)啟IP復(fù)用新模式

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)Chiplet又稱“小芯片”或“粒”,它是將一個(gè)功能豐富且面積較大的芯片
    的頭像 發(fā)表于 01-12 00:55 ?1965次閱讀

    如何輕松搞定高性能Multi-Die系統(tǒng)?

    2D芯片設(shè)計(jì)中通常為二階或三階的效應(yīng),在Multi-Die系統(tǒng)中升級(jí)為主要效應(yīng)。
    的頭像 發(fā)表于 12-19 17:24 ?597次閱讀

    Multi-Die系統(tǒng)驗(yàn)證很難嗎?Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)

    在當(dāng)今時(shí)代,摩爾定律帶來(lái)的收益正在不斷放緩,而Multi-Die系統(tǒng)提供了一種途徑,通過(guò)在單個(gè)封裝中集成多個(gè)異構(gòu)裸(小芯片),能夠?yàn)橛?jì)算密集型應(yīng)用降低功耗并提高性能。
    的頭像 發(fā)表于 12-12 17:19 ?1182次閱讀

    使用UCIe IP確保多Die系統(tǒng)可靠性

    Die(晶粒)系統(tǒng)由多個(gè)專用功能晶粒(或小芯片)組成,這些晶粒組裝在同一封裝中,以創(chuàng)建完整的系統(tǒng)。多晶粒系統(tǒng)最近已經(jīng)成為克服摩爾定律放緩的解決方案,生產(chǎn)保證較高良率,提供一種擴(kuò)展封裝后芯片功能的方法。
    的頭像 發(fā)表于 11-16 17:29 ?566次閱讀
    使用UCIe <b class='flag-5'>IP</b>確保多<b class='flag-5'>Die</b>系統(tǒng)可靠性