Xilinx高性能PCIe DMA控制器IP，8個(gè)DMA通道

Multi-Channel PCIe QDMA&RDMA IP

介紹

基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem實(shí)現(xiàn)了使用DMA地址隊(duì)列的獨(dú)立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用戶接口。

基于PCI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem實(shí)現(xiàn)了使用DMA Ring緩沖的獨(dú)立多通道、高性能/超低延時(shí)/超低抖動(dòng)Continous Ring DMA，提供FIFO/AXI4-Stream用戶接口。

特性

支持Ultrascale+，Ultrascale，7 Series的PCI Express Integrated Block

支持64，128，256，512-bit數(shù)據(jù)路徑

64-bit源地址，目的地址，和描述符地址

多達(dá)8個(gè)獨(dú)立的host-to-card（H2C/Read）數(shù)據(jù)通道或H2C DMA

多達(dá)8個(gè)獨(dú)立的card-to-host（C2H/Write）數(shù)據(jù)通道或C2H DMA

AXI4-Stream/FIFO用戶接口（每個(gè)通道都有自己的AXI4-Stream/FIFO接口）

每個(gè)DMA引擎支持DMA地址隊(duì)列，隊(duì)列深度可達(dá)32

每個(gè)DMA引擎支持DMA Ring緩沖，Ring緩沖深度和個(gè)數(shù)可配置

RDMA的超低延時(shí)和超低抖動(dòng)性

H2C DMA支持視頻顯示定時(shí)時(shí)序輸入控制

AXI4-Lite Master接口允許PCIe通信繞過DMA引擎

Scather Gather描述符列表支持無限列表大小

每個(gè)描述符的最大傳輸長度為4GB

MSI中斷

連續(xù)描述符的塊獲取

中斷或查詢模式

應(yīng)用

本內(nèi)核體系結(jié)構(gòu)支持廣泛的計(jì)算和通信目標(biāo)程序應(yīng)用，強(qiáng)調(diào)性能、成本、可擴(kuò)展性、功能可擴(kuò)展性和關(guān)鍵任務(wù)可靠性。典型應(yīng)用包括：

●數(shù)據(jù)通信網(wǎng)絡(luò)

●電信網(wǎng)絡(luò)

●寬帶有線和無線應(yīng)用

●網(wǎng)絡(luò)接口卡

●用于各種應(yīng)用程序的服務(wù)器add-in card

典型應(yīng)用如下圖所示：

圖 1 Multi-Channel PCIe QDMA&RDMA Subsystem典型應(yīng)用：8通道視頻采集和視頻顯示

概述

Multi-Channel PCIe QDMA&RDMA Subsystem作為一個(gè)高性能DMA數(shù)據(jù)搬移器，內(nèi)核通過AXI4-Stream/FIFO接口直接連接RTL邏輯。使用提供的字符驅(qū)動(dòng)程序，AXI4-Stream/FIFO接口可用于PCIe地址空間和AXI地址空間之間的高性能數(shù)據(jù)搬移。除了基本的DMA功能，DMA支持多達(dá)8個(gè)獨(dú)立的upstream和downstream通道，每個(gè)通道支持深度為32的DMA地址隊(duì)列，以及深度和個(gè)數(shù)可配置的DMA Ring緩沖，另外還允許PCIe通信繞過DMA引擎。

圖 2 Multi-Channel PCIe QDMA&RDMA Subsystem概述

特性概要

基于描述符提供的信息：源地址，目的地址和傳輸數(shù)據(jù)長度，Multi-Channel PCIe QDMA&RDMA Subsystem實(shí)現(xiàn)Host存儲(chǔ)器和PCIe DMA子系統(tǒng)之間的數(shù)據(jù)搬移。這些DMA可以同時(shí)是Host to Card（H2C）和Card to Host（C2H）傳輸。每個(gè)DMA通道對(duì)應(yīng)各自的AX4-Stream/FIFO接口，DMA從Host存儲(chǔ)器獲取并解析描述符鏈表，基于描述符鏈表信息完成自己通道的數(shù)據(jù)傳輸，然后使用MSI中斷發(fā)出描述符完成或錯(cuò)誤的信令。內(nèi)核也提供多達(dá)16個(gè)輸出到Host的用戶中斷信號(hào)。

主機(jī)可以通過以下2個(gè)接口訪問用戶邏輯：

AXI4-Lite Master配置接口：這個(gè)接口是一個(gè)固定的32-bit端口，用于對(duì)性能要求不高的用戶配置和狀態(tài)寄存器的訪問

User Register：這個(gè)接口是多個(gè)32-bit向量信號(hào)和1-bit信號(hào)，這些信號(hào)來自對(duì)應(yīng)DMA通道數(shù)據(jù)搬移過程中產(chǎn)生的控制或狀態(tài)信號(hào)

產(chǎn)品規(guī)格

結(jié)合Integrated Block for PCI Express IP，Multi-Channel PCIe QDMA&RDMA Subsystem為PCIe提供了一個(gè)高性能的DMA解決方案。

性能

Endpoint配置參數(shù)：Max Payload Size=256-byte，Max Read Request Size=512-byte

8-Channel PCIe-SGQDMA Subsystem，DMA Transfer Length = 4MB

表1 PCIe 3.0 x16 C2H DMA速率

表2 PCIe 3.0 x16 H2C DMA速率

表3 PCIe 3.0 x8 C2H DMA速率

表4 PCIe 3.0 x8 H2C DMA速率

表5 PCIe 3.0 x4 C2H DMA速率

表6 PCIe 3.0 x4 H2C DMA速率

表7 PCIe 2.0 x8 C2H DMA速率

表8 PCIe 2.0 x8 H2C DMA速率

表9 PCIe 2.0 x4 C2H DMA速率

表10 PCIe 2.0 x4 H2C DMA速率

資源

8-Channel PCIe-SGQDMA Subsystem

表11 PCIe 3.0 x16 DMA Subsystem資源

表12 PCIe 3.0 x8 DMA Subsystem資源

表13 PCIe 3.0 x4 DMA Subsystem資源

表14 PCIe 2.0 x8 DMA Subsystem資源

表15 PCIe 2.0 x4 DMA Subsystem資源

1-Channel PCIe-CQDMA Subsystem

表16 PCIe 3.0 x8 DMA Subsystem資源

表17 PCIe 2.0 x8 DMA Subsystem資源

表18 PCIe 2.0 x4 DMA Subsystem資源

交付清單

可交付資料：

1.詳細(xì)的用戶手冊(cè)

2.設(shè)計(jì)文件：源代碼或網(wǎng)表

3.時(shí)序約束

4.測(cè)試或Demo工程

5.技術(shù)支持：郵件，電話，現(xiàn)場(chǎng)，培訓(xùn)服務(wù)

審核編輯 黃宇