共讀好書

---

馬力 項(xiàng)敏 石磊 鄭子企

（通富微電子股份有限公司）

摘要：

高性能計(jì)算、人工智能等應(yīng)用推動(dòng)芯片的技術(shù)節(jié)點(diǎn)不斷向前邁進(jìn)，導(dǎo)致設(shè)計(jì)、制造的難度和成本問題凸顯，針對(duì)這一問題，Chiplet 技術(shù)應(yīng)運(yùn)而生。Chiplet 技術(shù)是將復(fù)雜的系統(tǒng)級(jí)芯片按 IP 功能切分成能夠復(fù)用的“小芯片 （ 芯粒 ） ”，然后將執(zhí)行存儲(chǔ)和處理等功能的小芯片以超高密度扇出型封裝、2.5D 和 3D 高端性能封裝進(jìn)行重新組裝，以實(shí)現(xiàn)高性能計(jì)算對(duì)高帶寬、高性能的要求。介紹了上述封裝的多樣化形式和通信協(xié)議，分析其重要的電連接結(jié)構(gòu)與工藝難點(diǎn)，及其在可靠性方面的一些問題。

1 引言

高性能計(jì)算、人工智能、5G 通信、數(shù)據(jù)中心和云計(jì)算的快速發(fā)展使芯片的技術(shù)節(jié)點(diǎn)不斷向前推進(jìn)，單顆芯片上集成的晶體管數(shù)目已超過百億級(jí)。與此同時(shí)，將更多功能集成在單顆芯片的難度不斷增大，設(shè)計(jì)與制造的成本不斷上升。與 90 nm 技術(shù)節(jié)點(diǎn)相比，3 nm技術(shù)節(jié)點(diǎn)的投資成本增加了 35~40 倍，僅英特爾（Intel）、臺(tái)積電（TSMC）和三星（Samsung）3 家頭部企業(yè)參與其中。5 nm 技術(shù)節(jié)點(diǎn)的設(shè)計(jì)成本超過 5 億美金，約是 28 nm 的 10 倍 [1] 。為解決上述問題，出現(xiàn)了Chiplet 概念。

Chiplet 作為一種設(shè)計(jì)概念，指將單顆集成復(fù)雜功能的片上系統(tǒng)級(jí)芯片（SoC）離散成多顆特定功能的小芯片（Chiplet，又稱“芯粒”），再采用封裝技術(shù)將其整合在一起，構(gòu)成多功能的異構(gòu)系統(tǒng)級(jí)封裝（SiP），以持續(xù)提高器件算力，縮短產(chǎn)品開發(fā)周期，提升產(chǎn)品良率，降低整體成本 [2] 。近年來，受限于高端設(shè)備和材料的能力等，以 Chiplet 方式將處理芯片與存儲(chǔ)芯片封裝集成的技術(shù)越來越重要。目前，TSMC、Intel、Samsung 等均已發(fā)布相關(guān)產(chǎn)品，通過高密度（≥16 /mm 2 ）和窄節(jié)距（≤130 μm）的輸入 / 輸出接口（I/O）為處理芯片與存儲(chǔ)芯片提供定制化的封裝，以應(yīng)對(duì)高性能計(jì)算、人工智能、數(shù)據(jù)處理等前沿行業(yè)的要求 [3-5] 。市場(chǎng)研究公司 Yole 根據(jù)產(chǎn)品的終端應(yīng)用特點(diǎn)，將為追求最優(yōu)計(jì)算性能而采用的先進(jìn)封裝平臺(tái)技術(shù)歸類為高端性能封裝，高端性能封裝主要包括超高密度扇出型封裝（UHD FO）、嵌入硅橋技術(shù)、2.5D 硅轉(zhuǎn)接板技術(shù)、3D 存儲(chǔ)堆疊和混合鍵合技術(shù) [6] 。2021—2026年，全球封裝市場(chǎng)總額預(yù)計(jì)將達(dá)到 960 億美元，復(fù)合年增長(zhǎng)率保持在 3.8% [7] 。同時(shí)，先進(jìn)封裝的營收將超過傳統(tǒng)封裝。而以 FO、2.5D 和3D 封裝為代表的高端性能封裝，在人工智能、5G 通信和高性能計(jì)算等產(chǎn)業(yè)的推動(dòng)下，其復(fù)合年增長(zhǎng)率將超過 10%，呈現(xiàn)高速增長(zhǎng)的態(tài)勢(shì)。

本文介紹了高端性能封裝的主要技術(shù)形式，剖析了其結(jié)構(gòu)的特點(diǎn)，分析了其在設(shè)計(jì)、工藝和可靠性測(cè)試方面所面臨的挑戰(zhàn)。

2 高端性能封裝的結(jié)構(gòu)

高端性能封裝主要以追求最優(yōu)化計(jì)算性能為目的，其結(jié)構(gòu)主要以 UHD FO、2.5D 和 3D 先進(jìn)封裝為主。在上述封裝結(jié)構(gòu)中，決定封裝形式的主要因素為價(jià)格、封裝密度和性能等。

由 TSMC 在先進(jìn)封裝上的主要業(yè)務(wù)可知，推動(dòng)高端性能封裝的主要項(xiàng)目為高性能計(jì)算與高帶寬存儲(chǔ)，其代表結(jié)構(gòu)為基于硅轉(zhuǎn)接板的芯片在晶圓基板上的封裝（CoWoS@-S），是一種典型的 2.5D 封裝結(jié)構(gòu) [8] 。該結(jié)構(gòu)將處理芯片和存儲(chǔ)芯片平鋪在硅轉(zhuǎn)接板上，采用線寬 / 線間距為 0.4 μm /0.4 μm 的金屬布線將其互連。TSMC 突破光罩對(duì)硅轉(zhuǎn)接板面積的限制，結(jié)合集成芯片的數(shù)量，制定了其在 2.5D 封裝上的發(fā)展路線。Intel 和 Samsung 在 2.5D 封裝上，也具有類似的封裝結(jié)構(gòu) [9] 。對(duì)于 2.5D 封裝而言，硅轉(zhuǎn)接板可提供亞微米級(jí)高密度布線，能夠顯著提升多芯片的組裝密度。隨著高帶寬存儲(chǔ)芯片的數(shù)據(jù)傳輸效率逐步提升，采用2.5D 封裝連接存儲(chǔ)芯片和處理器芯片將成為主流的選擇。然而，硅轉(zhuǎn)接板采用前道晶圓制造的設(shè)備和工藝，制作成本相對(duì)昂貴。為此，一些企業(yè)在 FO 封裝的基礎(chǔ)上進(jìn)一步深耕，開發(fā)出多樣化的結(jié)構(gòu)，以滿足一些稍低端產(chǎn)品的需求。

FO 通過晶圓重構(gòu)技術(shù)，將多顆相同或不同的芯片靈活組合起來，以實(shí)現(xiàn)多芯片集成的目的。在此基礎(chǔ)上，FO 采用高密度布線有機(jī)層、硅橋和高速基板等來提升器件的性能，衍生出了 2D、2.1D、2.2D 和 2.3D封裝結(jié)構(gòu) [10-11] ，以實(shí)現(xiàn)超高密度 I/O 的連接。由于 FO主要采用高分子材料來制造芯片間的微米級(jí)布線，其自身的線寬 / 間距的尺寸極限也相對(duì)明顯。為進(jìn)一步縮小 FO 封裝的布線尺寸，新的設(shè)備與材料有待開發(fā)，同時(shí)，封裝成本也將大大提高。因此，FO 封裝主要應(yīng)用在性能相對(duì)較低的存儲(chǔ)器與處理器芯片上。

在高端性能封裝中，處理芯片和存儲(chǔ)芯片對(duì)高帶寬、低延遲有嚴(yán)格的要求，3D 封裝是最理想的方案。目前，常見的 3D 封裝結(jié)構(gòu)為存儲(chǔ)芯片間垂直互連以及存儲(chǔ)芯片與邏輯芯片間的連接。在上述結(jié)構(gòu)中，除采用微凸點(diǎn)的芯片堆疊（C2C）和晶圓上芯片（C2W）工藝外，基于硅通孔和混合鍵合（HB）的無凸點(diǎn)工藝實(shí)現(xiàn)了異構(gòu)異質(zhì)芯片間的最短距離互連，將器件性能提至最優(yōu)，其投資成本也最高 [12-13] 。預(yù)計(jì)在 2023 年，TSMC 采用 HB 的集成芯片系統(tǒng)封裝（SoIC）將率先實(shí)現(xiàn)量產(chǎn)。

隨著高端性能封裝技術(shù)的發(fā)展，不同維度封裝結(jié)構(gòu)間的界限將變得模糊，將其集合成一個(gè)系統(tǒng)的SiP會(huì)變得普遍，圖 1 為集成多維度封裝的 SiP 結(jié)構(gòu)示意圖。例如 Intel 的最新產(chǎn)品 Ponte Vecchio 集成了嵌入式多芯片互連橋接技術(shù)（EMIB）和邏輯晶圓 3D 堆疊技術(shù)（Foveros）；TSMC 的 SoIC 也可與CoWoS 和集成扇出型疊層封裝（InFO-PoP）相結(jié)合并共同使用。上述結(jié)構(gòu)可以實(shí)現(xiàn)器件對(duì)性能的極致追求，同時(shí)，多顆處理芯片的集成也為器件的熱耗散帶來巨大挑戰(zhàn)。

3 高端性能封裝的通信協(xié)議與設(shè)計(jì)

在高端性能封裝結(jié)構(gòu)中，多顆特定功能的芯片（Die）被集成在單個(gè)系統(tǒng)之中，上述芯片的連接已成為迫切需要解決的問題。Intel 公司開發(fā)了一種開放性的通用小芯片互連技術(shù)（UCIe），為異構(gòu)的小芯片間提供了高帶寬、低延遲、高電源效率和高性價(jià)比的封裝連接 [15] 。該標(biāo)準(zhǔn)結(jié)合外圍元器件互連總線標(biāo)準(zhǔn)（PCIe）、計(jì)算鏈接協(xié)議（CXL）和軟件基礎(chǔ)設(shè)施來確?；ゲ僮餍?，使得設(shè)計(jì)者能夠?qū)Σ煌瑏碓吹男酒M(jìn)行封裝，UCIe 的分層與封裝形式如圖 2 所示。

UCIe 技術(shù)標(biāo)準(zhǔn)提供了協(xié)議層、適配器和物理層。芯片與芯片間的適配器為 Chiplet 提供鏈路狀態(tài)管理和參數(shù)協(xié)商。物理層提供電信號(hào)、時(shí)鐘、鏈路訓(xùn)練、邊帶、電路架構(gòu)和封裝互連通道等。上述技術(shù)適用于標(biāo)準(zhǔn)的 2D 封裝和先進(jìn)的 2.5D 封裝。在先進(jìn)的高端性能封裝中，處理芯片對(duì)信道寬度最為敏感，其與存儲(chǔ)芯片的數(shù)據(jù)發(fā)射與接收端沿芯片的邊緣放置，雙向的導(dǎo)線長(zhǎng)度也保持一致，這樣不僅簡(jiǎn)化了電路設(shè)計(jì)，還大大降低了信道帶寬的損耗。隨著處理芯片對(duì)帶寬要求的進(jìn)一步提升，存儲(chǔ)芯片的 3D 封裝得到發(fā)展，與之相應(yīng)的 UCIe 標(biāo)準(zhǔn)還需不斷升級(jí)，擴(kuò)展到 3D 封裝互連。

在國內(nèi)，中國計(jì)算機(jī)互連技術(shù)聯(lián)盟聯(lián)合數(shù)+家企業(yè)和科研院所制定了應(yīng)用計(jì)算機(jī)系統(tǒng)芯片內(nèi)、芯片間、系統(tǒng)間互連技術(shù)的協(xié)議規(guī)范和標(biāo)準(zhǔn)，即《小芯片接口總線技術(shù)要求》[16] 。該標(biāo)準(zhǔn)描述了處理芯片、人工智能芯片、網(wǎng)絡(luò)處理器和網(wǎng)絡(luò)交換芯片等應(yīng)用場(chǎng)景的小芯片接口總線技術(shù)要求，通過對(duì)鏈路層、適配層、物理層進(jìn)行詳細(xì)定義，實(shí)現(xiàn)小芯片之間的互連互通。上述標(biāo)準(zhǔn)于 2022 年 12 月發(fā)布，為Chiplet 的芯片設(shè)計(jì)和封裝打下了基礎(chǔ)，其在高端性能封裝中的應(yīng)用尚未有報(bào)道。

4 高端性能封裝的電連接結(jié)構(gòu)與工藝

傳統(tǒng)的通信協(xié)議可用于規(guī)定芯片封裝的 I/O 設(shè)置，其中，最常用的是 PCIe。芯片間的帶寬速率每 4 年增加 1 倍，迫使芯片需要更多的 I/O，與之相應(yīng)的封裝互連結(jié)構(gòu)需要逐年縮小。在高端性能封裝中，芯片的I/O 數(shù)目隨著芯片技術(shù)節(jié)點(diǎn)的推進(jìn)不斷增多，與之相應(yīng)的連接結(jié)構(gòu)主要為凸點(diǎn)、高密度布線和中介層。

4.1 高端性能封裝的凸點(diǎn)結(jié)構(gòu)

I/O 密度與凸點(diǎn)節(jié)距、結(jié)構(gòu)的關(guān)系如圖3 所示，傳統(tǒng)的可控塌陷芯片連接焊球已無法滿足高端性能封裝對(duì)高密度 I/O 的要求，取而代之的是節(jié)距小于 100μm的微凸點(diǎn)。目前，常用的微凸點(diǎn)連接結(jié)構(gòu)有銅-錫-銅、鎳-錫-鎳、銅-錫-鎳、銅-鎳-錫-鎳-銅和銅-銅 [17] 。在熱壓鍵合工藝中，微凸點(diǎn)的最小節(jié)距甚至可以縮小至10 μm，混合鍵合工藝又使凸點(diǎn)節(jié)距小于 10 μm [18] 。除晶圓間的混合鍵合外，C2C 和 C2W 混合鍵合技術(shù)在近年來受到青睞。除可獲得最優(yōu)的電性能外，該技術(shù)可選擇已知合格芯片進(jìn)行貼片，以提升整體良率，降低制造成本。由于 C2C 和 C2W 混合技術(shù)涉及晶圓切割，如何保護(hù)化學(xué)機(jī)械拋光后的芯片表面免受污染、同時(shí)提升鍵合界面的強(qiáng)度問題仍需解決。已有的報(bào)道在切割過程中采用光刻膠遮住芯片表面，再采用等離子體進(jìn)行后處理，產(chǎn)品的封裝良率尚無法滿足工業(yè)批量生產(chǎn)的要求，上述問題有待更多的研究 [19] 。

4.2 高端性能封裝的高密度布線

在高密度布線方面，2.5D 與 3D 封裝可以與前道晶圓制造共用已成熟的制程，其線寬 / 間距在微米級(jí)以下，達(dá)到最高的布線密度。以 FO 為基礎(chǔ)的 2D、2.1D、2.2D 和 2.3D 封裝更接近封測(cè)企業(yè)的制程。FO將芯片埋入模塑料中以重構(gòu)晶圓，大量的模塑料不僅不利于器件的散熱，還與芯片間存在熱失配的問題，導(dǎo)致晶圓發(fā)生嚴(yán)重的翹曲，同時(shí)，包裹金屬布線的高分子介電層又加劇了上述現(xiàn)象，給工藝帶來了較大挑戰(zhàn) [20] 。除晶圓翹曲外，模塑料在成形過程中收縮，帶動(dòng)芯片偏離設(shè)定位置，造成曝光偏移，不利于高密度布線的制作，需要新的設(shè)備投入 [21] 。作為 FO 封裝的重要連接結(jié)構(gòu)，高密度布線在工藝上亦存在較高難度。特別在多層布線的制作過程中，底層布線的拱起妨礙上層光刻膠的曝光和刻蝕，造成布線缺陷。金屬布線在電鍍后的種子層過刻蝕亦會(huì)造成其與介電層的剝離 [22] 。目前，在 FO 封裝結(jié)構(gòu)中，4 層布線寬度 / 間距為 5 μm/5 μm 的產(chǎn)品已進(jìn)入量產(chǎn)階段，同時(shí)，布線寬度 / 間距的尺寸極限為 1 μm /1 μm，層數(shù)最多為 6 層，難以滿足更高 I/O 密度的芯片間連接 [23] 。據(jù)報(bào)道，有學(xué)者采用聚酰亞胺的大馬士革工藝來制作亞微米布線，提升介電層層數(shù)，上述研究尚未在量產(chǎn)中廣泛應(yīng)用 [24] 。

4.3 高端性能封裝的中介層

在高端性能封裝中，中介層作為重要的連接結(jié)構(gòu)，可大幅提高芯片的集成度。目前，中介層按材料成分分為有機(jī)中介層與無機(jī)中介層。其中，有機(jī)中介層主要采用高分子材料制作高密度布線，將其置于芯片與基板之間，作為 2.5D 硅轉(zhuǎn)接板的一種廉價(jià)的替代方案，同時(shí)降低了在基板上制造細(xì)線寬 / 窄間距布線的難度，如 Samsung 開發(fā)出的制板級(jí)封裝轉(zhuǎn)接板和TSMC 基于 FO 的集成基板 [25-26] 。

無機(jī)中介層包括硅橋、硅轉(zhuǎn)接板和玻璃轉(zhuǎn)接板。在高帶寬存儲(chǔ)芯片和處理芯片間，存在局部的高密度連接。Intel 根據(jù)上述結(jié)構(gòu)特點(diǎn)，開發(fā)出硅橋結(jié)構(gòu)，將其埋入基板，僅連接高密度 I/O 部分，其余的布線連接由基板完成 [27] 。部分企業(yè)則將硅橋與 FO 封裝相結(jié)合，開發(fā)出新的封裝結(jié)構(gòu)。據(jù)日月光的報(bào)道，與布線寬度 / 間距為 0.8μm /0.8 μm 的 2.5D 封裝相比，采用布線線寬/間距為 2 μm /2 μm 的嵌入硅橋的扇出型基板上芯片封裝（FOCoS-B）表現(xiàn)出更優(yōu)的電性能 [23] 。在 2.5D 封裝中，硅轉(zhuǎn)接板為芯片平面互連提供了媒介。臺(tái)積電CoWoS@-S 封裝路線如圖 4 所示，按照 TSMC 推出的存儲(chǔ)芯片與邏輯芯片的組合方式，2023 年硅轉(zhuǎn)接板的平面面積將達(dá)到 2011 年轉(zhuǎn)接板面積的 4 倍，如何將大尺寸的轉(zhuǎn)接板貼在基板之上而無貼片偏移和虛焊等問題尚待解決 [28] 。另外，硅作為一種半導(dǎo)體材料，不利于信號(hào)的傳輸與完整性保持。TSMC 通過在硅轉(zhuǎn)接板上制作電容以彌補(bǔ)上述不足，但金屬布線形成的電容容量有限，無法滿足廣泛的應(yīng)用需求 [8] 。近年來，有學(xué)者提出采用絕緣材料如玻璃替換硅，而在玻璃轉(zhuǎn)接板上制作多層亞微米級(jí)布線并提高集成度仍需要進(jìn)一步探索 [29-30] 。

5 高端性能封裝的可靠性

在高端性能封裝中，產(chǎn)品常常采用疊層結(jié)構(gòu)，且存在大量用于信號(hào)連接的微結(jié)構(gòu)，這使得封裝體具有多材料、多界面和尺寸跨度大等特點(diǎn)，其在熱、力和電學(xué)方面均存在較大的挑戰(zhàn)。

5.1 高端性能封裝中的熱失配問題

在高端性能封裝中，芯片主材硅、金屬和高分子材料間的熱失配問題普遍存在，由此導(dǎo)致封裝結(jié)構(gòu)在邊角處出現(xiàn)焊球疲勞、模塑料開裂和底填料界面分層等現(xiàn)象，2.5D 封裝結(jié)構(gòu)的失效現(xiàn)象如圖 5 所示 [31-32] 。在上述問題中，FO 封裝在降低焊球熱疲勞方面具有優(yōu)勢(shì)，大量的模塑料使得結(jié)構(gòu)的熱膨脹系數(shù)增大至接近基板的水平，兩者在熱脹冷縮過程中保持協(xié)調(diào)變形，焊球的應(yīng)力降低，使得結(jié)構(gòu)在可靠性測(cè)試時(shí)表現(xiàn)良好 [33] 。同時(shí)，模塑料的比重小，降低了焊球在振動(dòng)與跌落過程中的慣性，有助于封裝結(jié)構(gòu)在上述測(cè)試時(shí)保持完整。相比于 FO 封裝，2.5D 和 3D 封裝的疊層結(jié)構(gòu)自身比重大，不僅不利于散熱，而且其與基板間協(xié)調(diào)變形的難度增加了，不斷增大的 2.5D 硅轉(zhuǎn)接板尺寸加劇了該現(xiàn)象。此外，采用模塑料對(duì) FO、2.5D 和 3D 封裝產(chǎn)品進(jìn)行外保護(hù)，硅芯片與模塑料間會(huì)由于熱失配導(dǎo)致模塑料開裂，事先使用有限元工具對(duì)模塑料的材料進(jìn)行選擇是一種合適的解決方案。

5.2 微結(jié)構(gòu)的熱電遷移

隨著封裝尺寸的不斷縮小，微凸點(diǎn)和高密度布線作為高端性能封裝的重要電連接結(jié)構(gòu)，其熱電遷移問題日益突出。在高性能產(chǎn)品的 2.5D 和 3D 封裝中，微凸點(diǎn)的直徑（10~20 μm）比傳統(tǒng)的焊球縮小一個(gè)數(shù)量級(jí)。在 0.05 A 的小電流條件下，通過結(jié)構(gòu)橫截面的電流密度約為 10 4 A/cm 2 ，接近錫層電遷移發(fā)生的閾值。此外，在產(chǎn)品服役過程中，結(jié)構(gòu)中的錫、銀將完全轉(zhuǎn)化為金屬間化合物，造成體積收縮和柯肯達(dá)爾孔洞，加速結(jié)構(gòu)的失效，電遷移試驗(yàn)的微凸點(diǎn)截面的 SEM 圖片如圖 6 所示[34-35] 。

與微凸點(diǎn)的熱電遷移相似，處理芯片與高帶寬存儲(chǔ)芯片間的高密度布線亦存在上述問題，且處理芯片工作時(shí)溫度高達(dá) 100 ℃，其與存儲(chǔ)芯片間的溫度梯度加速了上述現(xiàn)象的發(fā)生。在 FO 封裝中，金屬銅布線被包裹在高分子鈍化層中，使得其表面發(fā)生氧化、生成氧化銅，銅布線的氧化失效如圖 7 所示 [36] 。在銅氧化的過程中，銅不斷向表面遷移，使得銅與氧化銅界面處存在大量孔洞。在高溫和大電流的作用下，上述氧化現(xiàn)象更加明顯，形成的大量孔洞嚴(yán)重影響布線強(qiáng)度與信號(hào)傳輸。一些研究采用非有機(jī)材料在銅表面形成保護(hù)層，將銅與高分子材料隔離，防止其氧化，由此導(dǎo)致的新工藝增加了額外的制造成本。

5.3 封裝體的散熱問題

為追求最優(yōu)的計(jì)算性能，處理芯片的技術(shù)節(jié)點(diǎn)不斷向前推進(jìn)，集成的晶體管數(shù)量激增，與此同時(shí)，封裝的集成度進(jìn)一步提高，要求封裝體能夠?yàn)樘幚硇酒峁崃髅芏雀哌_(dá) 1 000 W/cm 2 的熱量耗散能力 [37] 。在高端性能封裝中，UHD FO、2.5D 和 3D 封裝最終與基板貼合 ，一 般 的 組 裝 方 式 為 倒 裝 芯 片 球 柵 陣 列（FCBGA）。該封裝的主要散熱途徑為背部熱沉，一些學(xué)者通過優(yōu)化其設(shè)計(jì)，采用水冷、氣液 2 相、風(fēng)冷等方式進(jìn)行散熱，優(yōu)化結(jié)構(gòu)的最大熱耗散功率（Q max ）與有效傳熱系數(shù)（h eff ）間的關(guān)系，以滿足不同產(chǎn)品的應(yīng)用需求，熱量耗散的主要途徑如圖 8 所示 [38-40] 。

在 FCBGA 結(jié)構(gòu)中，影響散熱的另一重要因素為熱界面材料的選擇。相比于傳統(tǒng)的硅質(zhì)材料，低熔點(diǎn)的金屬材料更受到青睞，如銦、銦-銀、錫和液態(tài)金屬，上述材料具有較大的導(dǎo)熱系數(shù)，能夠及時(shí)傳遞處理芯片工作時(shí)的熱量[41-42] 。然而，基板焊球的回流焊會(huì)使這些低熔點(diǎn)的材料再熔化，由此導(dǎo)致的孔洞與外溢問題尚待有效解決。為進(jìn)一步滿足散熱的需求，更加優(yōu)質(zhì)的熱界面材料有待開發(fā)，如石墨 [43] 。除上述熱沉和熱界面材料的選擇外，有研究者也通過優(yōu)化邏輯芯片與存儲(chǔ)芯片的疊層方式、FCBGA 的空腔大小等方式獲得部分熱性能的改進(jìn) [44] 。

6 結(jié)束語

高性能計(jì)算、人工智能、云計(jì)算、數(shù)據(jù)中心和 5G通信等領(lǐng)域的快速發(fā)展推動(dòng)芯片技術(shù)向高性能、高帶寬的方向發(fā)展，由此導(dǎo)致單顆 SoC 的技術(shù)節(jié)點(diǎn)不斷向前推進(jìn)，集成功能愈發(fā)復(fù)雜，制造成本不斷攀升。一些廠商將 SoC的存儲(chǔ)單元與處理單元分離出來，再經(jīng)由UHD FO、2.5D 和 3D 封裝方式進(jìn)行重新組合，以實(shí)現(xiàn)最優(yōu)的計(jì)算性能。高端性能封裝能夠較好地滿足處理芯片日益增長(zhǎng)的 I/O 密度、散熱能力等的要求，有望得到更多的關(guān)注和研究。

歡迎掃碼添加小編微信

掃碼加入知識(shí)星球，領(lǐng)取公眾號(hào)資料

微電子領(lǐng)域中陶瓷劈刀研究與應(yīng)用進(jìn)展

摘要

綜述了陶瓷劈刀的研究與應(yīng)用進(jìn)展，主要包括陶瓷劈刀的成分、結(jié)構(gòu)、工作過程、質(zhì)量缺陷、應(yīng)用領(lǐng)域,特別是在微電子領(lǐng)域中的應(yīng)用，重點(diǎn)評(píng)述了當(dāng)前陶瓷劈刀在制造新工藝和運(yùn)用方面存在的主要問題，指出尋找制造陶瓷劈刀的新材料和改進(jìn)陶瓷劈刀的成型工藝是目前陶瓷劈刀的研究重點(diǎn)，并提出了陶瓷劈刀今后的發(fā)展方向。

引言

陶瓷劈刀是一種具有垂直方向孔的軸對(duì)稱的陶瓷工具，屬于精密微結(jié)構(gòu)陶瓷部件。陶瓷劈刀是微電子加工領(lǐng)域引線鍵合過程中使用的焊線工具，在封裝技術(shù)中發(fā)揮了極其重要的作用。陶瓷劈刀具有硬度極高、絕緣、耐腐蝕、耐高溫、表面光潔度高、尺寸精度高、使用壽命長(zhǎng)等特點(diǎn)。陶瓷劈刀的運(yùn)用使現(xiàn)代微電子行業(yè)向大規(guī)模集成化、微型化、高效率、高可靠性等方向發(fā)展。

陶瓷劈刀作為鍵合機(jī)的一種焊接針頭，適用于可控硅、聲表面波、ＬＥＤ、二極管、三極管、ＩＣ芯片等線路的鍵合封裝。將焊盤和引腳通過穿過陶瓷劈刀的銅線、金線等導(dǎo)電線材形成很好的電子互連，從而阻止外界中的雜質(zhì)對(duì)芯片等造成腐蝕。陶瓷劈刀的使用能夠影響芯片的質(zhì)量和生產(chǎn)的穩(wěn)定性，因此在微電子領(lǐng)域中對(duì)于陶瓷劈刀的選擇是非常重要的。

除了球形鍵合過程中使用的毛細(xì)管劈刀（Bonding Capillary）外，還有楔形鍵合中使用的楔形劈刀（Wedge）。兩種陶瓷劈刀有原則性的區(qū)別（見表１）。

目前，陶瓷劈刀主要依靠進(jìn)口。世界上比較著名的陶瓷劈刀生產(chǎn)企業(yè)有ＳＰＴ公司、ＧＡＩＳＥＲ公司、ＤＹＴ公司、ＰＥＣＯ公司、ＴＯＴＯ公司等。根據(jù)千訊（北京）信息咨詢有限公司所做的中國陶瓷劈刀市場(chǎng)趨勢(shì)研究報(bào)告，２００７－２０１１年中國陶瓷劈刀產(chǎn)品產(chǎn)值及增速都呈現(xiàn)出一定的上升趨勢(shì)，中國微電子行業(yè)的蓬勃發(fā)展，對(duì)于陶瓷劈刀的使用量也日漸上升（見圖１）。

為了促進(jìn)陶瓷劈刀在微電子領(lǐng)域更高效的利用，一大批的研究者對(duì)陶瓷劈刀的成分、結(jié)構(gòu)、運(yùn)動(dòng)歷程、振動(dòng)特性等方面進(jìn)行了深入的探索，為進(jìn)一步研究陶瓷劈刀提供了有價(jià)值的參考。

１.陶瓷劈刀的成分

陶瓷劈刀的主要制造材料是氧化鋁，高密度細(xì)顆粒的氧化鋁陶瓷具有很強(qiáng)的耐磨損和抗氧化能力，并且易于清潔，添加其它成分后在氣氛爐中燒至1600℃以上，再經(jīng)過精加工后形成用于微電子領(lǐng)域中的高壽命耗材。

標(biāo)準(zhǔn)純氧化鋁陶瓷劈刀中Ａｌ２Ｏ３含量達(dá)到９９．９％，密度為３．８ｇ／ｃｍ３。氧化鋁具有多種晶型結(jié)構(gòu)，最為常見的是α－Ａｌ２Ｏ３、β－Ａｌ２Ｏ３和γ－Ａｌ２Ｏ３三種。但是β－Ａｌ２Ｏ３和γ－Ａｌ２Ｏ３以及其他的晶型結(jié)構(gòu)是不完整的，在高溫下不穩(wěn)定，最后都轉(zhuǎn)變成α－Ａｌ２Ｏ３。α－Ａｌ２Ｏ３是Ａｌ２Ｏ３的高溫晶型，結(jié)構(gòu)最緊密，活性低，化學(xué)穩(wěn)定性好，強(qiáng)度硬度較大，具有良好的力學(xué)性能。

與傳統(tǒng)的陶瓷劈刀相比，現(xiàn)有陶瓷劈刀在原來氧化鋁的基礎(chǔ)上添加了諸如氧化鋯、氧化鉻等，使陶瓷劈刀的分子結(jié)構(gòu)更加緊湊，硬度更高，更耐磨損，壽命延長(zhǎng)。鋯摻雜陶瓷劈刀的主要成分是氧化鋯增強(qiáng)氧化鋁（Ｚｉｒｃｏｎｉａｔｏｕｇｈｅｎｅｄａｌｕ－ｍｉｎａ，ＺＴＡ），其微觀結(jié)構(gòu)均勻而致密，密度提高到４．３ｇ／ｃｍ３。四方相氧化鋯的含量和均勻致密的微觀結(jié)構(gòu)促使鋯摻雜的陶瓷劈刀具有非常優(yōu)異的力學(xué)性能，減少焊線過程中陶瓷劈刀尖端的磨損和更換的次數(shù)。

鉻摻雜的陶瓷劈刀顏色呈現(xiàn)出紅色，紅色來源于鉻，主要為Ｃｒ２Ｏ３，含量一般為０．５％～２．０％（質(zhì)量分?jǐn)?shù)），屬于三方晶系、復(fù)三方偏方面體晶類，密度提高到３．９９～４．００ｇ／ｃｍ３，晶體形態(tài)多呈現(xiàn)出板狀、短柱狀，集合體多呈現(xiàn)出粒狀或致密塊狀，依據(jù)Ｃｒ２Ｏ３含量的不同具有透明或者半透明的性質(zhì)，具有亮玻璃光澤，Ｃｒ２Ｏ３的摻入會(huì)使陶瓷劈刀的密度增大、晶粒尺寸變小、脆性減小，從而賦予陶瓷劈刀出色的抗壓、抗彎、抗錘擊等性能，除此之外，還會(huì)影響陶瓷劈刀的硬度、彈性模量和斷裂韌性等性能參數(shù)。

２.陶瓷劈刀的結(jié)構(gòu)

陶瓷劈刀的結(jié)構(gòu)十分精密復(fù)雜除了金線直徑ＷＤ（Ｗｉｒｅｄｉａｍｅｔｅｒ）、金球、鍵合力和超聲振幅外，陶瓷劈刀的關(guān)鍵尺寸也會(huì)影響引線鍵合的效果。如圖２所示，這些關(guān)鍵尺寸包括尖端直徑（Ｔｉｐｄｉａｍｅｔｅｒ，Ｔ）、內(nèi)孔徑（Ｈｏｌｅｓｉｚｅ，Ｈ）、內(nèi)切角直徑（Ｃｈａｍｆｅｒｄｉａｍｅｔｅｒ，ＣＤ）、內(nèi)切斜面角度（Ｉｎｎｅｒｃｈａｍｆｅｒ，ＩＣ）、錐芯角度（Ｃｈａｍｆｅｒａｎｇｌｅ，ＣＡ）、外倒圓半徑（Ｏｕｔｅｒｒａｄｉｕｓ，ＯＲ）、工作面角度（Ｆａｃｅａｎｇｌｅ，ＦＡ）等。

２．１尖端直徑

尖端直徑的大小決定于焊墊間距（Ｂｏｎｄｐａｄｐｉｔｃｈ，Ｂ．Ｐ．Ｐ），如圖３所示，尖端直徑過大會(huì)使陶瓷劈刀碰到相鄰的金線，同時(shí)，尖端直徑越大，鍵合拉力測(cè)試值也越大，金線與焊區(qū)之間的金屬因塑性形變而形成的接觸面積越大，即第二焊點(diǎn)的長(zhǎng)度就越大，相應(yīng)鍵合強(qiáng)度也越高，有效提高了鍵合點(diǎn)的可靠性。反之，第二焊點(diǎn)容易脫落失效（見圖４）。因此，尖端直徑是形成第二焊點(diǎn)和影響其鍵合強(qiáng)度的主要因素之一。

２．２內(nèi)孔徑

陶瓷劈刀內(nèi)孔徑選擇不正確通常會(huì)導(dǎo)致線損傷甚至斷線的情況，通過多種經(jīng)驗(yàn)得知，選擇的陶瓷劈刀內(nèi)孔徑是所選的金線直徑的1.4倍為最佳，對(duì)于超細(xì)間距引線鍵合，陶瓷劈刀內(nèi)孔徑是金線直徑的1.3倍，這樣既可以保證金線在陶瓷劈刀內(nèi)通暢流動(dòng)，又可以有效地防止第一點(diǎn)頸部的斷裂與損傷（見圖５）。

２．３內(nèi)切角直徑

內(nèi)切角直徑的大小決定了第一鍵合點(diǎn)的形成，若內(nèi)切角直徑過小，會(huì)使第一鍵合點(diǎn)的金球形變成扁圓形，金球直徑（Ｍａｓｈｅｄｂａｌｌｄｉａｍｅｔｅｒ，ＭＢＤ）變大，會(huì)碰到相鄰焊點(diǎn)，影響電氣性能，若內(nèi)切角直徑過大，會(huì)使第一鍵合點(diǎn)形變后的金球高度過大，占用更大空間，同樣不利于芯片的封裝。通常內(nèi)切角直徑的選擇遵循以下公式：ＣＤ＝ＭＢＤ／１．２。

２．４內(nèi)切斜面角度

內(nèi)切斜面角對(duì)球鍵合的形狀和產(chǎn)生的強(qiáng)度起主要作用。首先內(nèi)切斜面角能在鍵合前使金球固定在陶瓷劈刀中間（見圖６），如果內(nèi)切斜面角太小，鍵合時(shí)通常形成一個(gè)偏球，若內(nèi)切斜面角太大，形成的金球不能與電極充分連接，造成虛焊。其次是內(nèi)切斜面角度的不同對(duì)焊球的影響，試驗(yàn)證明內(nèi)切斜面角度為１２０°適合于焊鍵合性能差的表面，而內(nèi)切斜面角度為９０°則適合于焊鍵合性能好的表面。ＧｏｈＫＳ等通過研究發(fā)現(xiàn)錐芯角度、內(nèi)切斜面角度和內(nèi)切角直徑對(duì)形變金球的形成具有顯著的影響。具有小錐芯角度和大內(nèi)切斜面角度的陶瓷劈刀會(huì)使金球直徑減小１２％（見圖７）。這對(duì)根據(jù)不同的封裝要求選擇合適的陶瓷劈刀具有重要的意義。

２．５外倒圓半徑

外倒圓半徑是影響第二焊點(diǎn)形狀及相應(yīng)鍵合強(qiáng)度的另一主要因素。金線的橫斷面變化是從外倒圓處開始的圖８為不恰當(dāng)的外倒圓半徑對(duì)第二焊點(diǎn)的影響，如果外倒圓半徑過大，會(huì)使焊點(diǎn)長(zhǎng)度過小，造成焊點(diǎn)不牢靠，如果外倒圓半徑過小，則會(huì)使焊點(diǎn)長(zhǎng)度過大，和相鄰的焊點(diǎn)互連，使封裝失效。

研究還發(fā)現(xiàn)，陶瓷劈刀除了固有的結(jié)構(gòu)會(huì)影響鍵合的質(zhì)量，對(duì)陶瓷劈刀進(jìn)行改良將能克服鍵合中的一些缺陷。李明芬等針對(duì)傳統(tǒng)陶瓷劈刀與金線的摩擦力較小，金線與芯片或引腳結(jié)合不牢靠，容易發(fā)生封裝質(zhì)量異常的缺點(diǎn)，對(duì)現(xiàn)有技術(shù)中的陶瓷劈刀進(jìn)行革新，設(shè)計(jì)了一種陶瓷劈刀結(jié)構(gòu)（見圖９），在陶瓷劈刀嘴上開設(shè)有焊線槽，焊線槽內(nèi)設(shè)置有凸起，在焊線的過程中陶瓷劈刀能夠牢牢抓住金線，解決微電子封裝中金線與芯片或者引腳結(jié)合不牢的問題，提高了焊線的穩(wěn)定性。

３.陶瓷劈刀的工作過程

鍵合是微電子領(lǐng)域中的關(guān)鍵工藝之一，引線鍵合（Ｗｉｒｅｂｏｎｄｉｎｇ）是一種固相鍵合技術(shù)，指的是金線未達(dá)到宏觀的熔融狀態(tài)，而是在外界能量的作用下，通過金屬的塑性變形和界面的切向移動(dòng)使界面污染層分散開，并使金屬之間形成具有一定強(qiáng)度的滲透區(qū)域而結(jié)合在一起。引線鍵合是目前微電子領(lǐng)域中主流的芯片互連技術(shù)，占封裝領(lǐng)域的

９０％以上。引線鍵合的質(zhì)量好壞將直接影響到電路的穩(wěn)定性和可靠性。

陶瓷劈刀、鍵合機(jī)和金線是影響引線鍵合質(zhì)量的關(guān)鍵因素。整個(gè)引線鍵合過程包括打火燒球、焊接第一點(diǎn)、拉線弧、焊接第二點(diǎn)等步驟。陶瓷劈刀在引線鍵合中的工況如下［１６，３１］：當(dāng)穿過陶瓷劈刀內(nèi)孔的金線在尾部形成金球時(shí)，陶瓷劈刀向下運(yùn)動(dòng)，同時(shí)自動(dòng)打開線夾，在特定鍵合點(diǎn)處形成一球形鍵合點(diǎn)；然后陶瓷劈刀向上運(yùn)動(dòng)至弧高，再次移動(dòng)并且降低到第二鍵合點(diǎn)處，產(chǎn)生線弧。這時(shí)自動(dòng)關(guān)閉線夾陶瓷劈刀在第二鍵合點(diǎn)對(duì)金線產(chǎn)生壓力，將金線壓斷，從而形成一尾鍵合點(diǎn)；最后再自動(dòng)打開線夾，陶瓷劈刀上升，上升過程中進(jìn)出尾線，至初始高度停止，同時(shí)自動(dòng)關(guān)閉線夾，擊球桿放電，把尾線燒成金球，從而完成一根金線的鍵合過程（見圖10）。

然而，陶瓷劈刀對(duì)于微電子封裝效果更取決于每一步焊線的質(zhì)量，除了形變金球（第一焊點(diǎn)）的形成外，還受到線弧的影響。為了使線弧達(dá)到特定的高度和形狀，既不能太高，防止接觸芯片外殼，也不能太低，影響電氣性能的發(fā)揮，陶瓷劈刀的行程應(yīng)遵循弧度規(guī)律，形成線弧。

４.陶瓷劈刀的研究現(xiàn)狀

為了提高鍵合強(qiáng)度，促進(jìn)陶瓷劈刀更有效率地應(yīng)用于引線鍵合中，國內(nèi)外的科研工作者們從許多方面對(duì)陶瓷劈刀進(jìn)行了大量的研究，并且取得了顯著的成果。

４．１陶瓷劈刀的制造技術(shù)

為了提高陶瓷劈刀的強(qiáng)度、硬度等力學(xué)性能，對(duì)陶瓷劈刀進(jìn)行改性摻雜已成為研究熱點(diǎn)，通過添加目標(biāo)摻雜劑、塑膠粒子以及α粒子，采用新的工藝經(jīng)過高溫?zé)Y(jié)燒制，改變陶瓷劈刀原有的分子結(jié)構(gòu)，會(huì)使其更加致密，從而提高封裝生產(chǎn)效率。

ＫｉｍＩＪ等研究了改性摻雜對(duì)陶瓷劈刀的影響，他們分別以粒徑為０．６５～０．７０μｍ的氧化鋁、０．１～０．３μｍ的釔穩(wěn)定四方氧化鋯和０．２～０．８μｍ的氧化鉻為初始原料，控制釔穩(wěn)定四方氧化鋯摻雜量為１０％～２０％（質(zhì)量分?jǐn)?shù)），氧化鉻摻雜量為０．５％～２．０％（質(zhì)量分?jǐn)?shù)），經(jīng)過４８ｈ的球磨保證原料的充分混合，再通過陶瓷的注射工藝成型，于１１００～１５６０℃燒結(jié)２ｈ，以氬氣為傳壓介質(zhì)在１０５ｋＰａ的高壓、１４００℃條件下熱等靜壓處理一定時(shí)間，控制其微觀結(jié)構(gòu)獲得了密集而且極細(xì)顆粒的陶瓷劈刀。以掃描電鏡－Ｘ射線能譜、圖像分析儀、Ｘ射線衍射、膨脹計(jì)等對(duì)樣品進(jìn)行了表征，實(shí)驗(yàn)結(jié)果表明，由于細(xì)粒度、均勻的微觀結(jié)構(gòu)和熱處理使得陶瓷劈刀的室溫強(qiáng)度、硬度、楊氏模量、熱膨脹系數(shù)、韌性和表面強(qiáng)度都達(dá)到良好的水平，而這些參數(shù)可能與微觀晶粒尺寸、燒結(jié)條件和熱等靜壓處理有關(guān)。

ＺｈｏｎｇＺＷ等對(duì)比了摻雜改性過后的陶瓷劈刀和標(biāo)準(zhǔn)陶瓷劈刀的力學(xué)性能，研究發(fā)現(xiàn)添加氧化鋯的陶瓷劈刀比標(biāo)準(zhǔn)的氧化鋁陶瓷劈刀具有更高的韌性，能夠抵抗劈刀尖端在使用過程中的破損，不同氧化鋯含量對(duì)于氧化鋁陶瓷劈刀性能具有不同的影響，結(jié)果表明氧化鋯添加量達(dá)到某一特定值的陶瓷劈刀是最適合在超細(xì)間距引線鍵合中使用的陶瓷劈刀。

４．２陶瓷劈刀的使用

正確選取、使用陶瓷劈刀不僅對(duì)提高引線鍵合效率和效果有極大的促進(jìn)作用，而且也能夠延長(zhǎng)陶瓷劈刀的使用壽命。針對(duì)陶瓷劈刀不同的使用要求，借助于不同的測(cè)試設(shè)備對(duì)陶瓷劈刀的結(jié)構(gòu)、性能等進(jìn)行測(cè)定是獲得陶瓷劈刀性能的一條重要途徑。于是，ＧｏｈＫＳ等利用激光干涉儀測(cè)定了陶瓷劈刀的超聲振動(dòng)位移，測(cè)量結(jié)果表明圓柱體和錐體轉(zhuǎn)換半徑小的陶瓷劈刀振幅比圓柱體和錐體轉(zhuǎn)換半徑大的陶瓷劈刀振幅高３７％。此次研究為了提高鍵合強(qiáng)度還優(yōu)化了陶劈刀的內(nèi)部結(jié)構(gòu)參數(shù)，外倒圓半徑較小、內(nèi)切角直徑較大和內(nèi)切斜面角度較大的陶瓷劈刀能夠增強(qiáng)熔合面之間金屬的復(fù)合強(qiáng)度。

類似的，ＺｈｏｎｇＺＷ等還用激光干涉儀測(cè)量了陶瓷劈刀內(nèi)超聲振動(dòng)的放大輪廓，研究發(fā)現(xiàn)，在球鍵合工藝參數(shù)設(shè)定相同的情況下，細(xì)頸陶瓷劈刀與傳統(tǒng)陶瓷劈刀的超聲傳導(dǎo)具有較大的差異。ＢｕｒｇｅｒＪ等利用獨(dú)立的原子力顯微鏡觀察了陶瓷劈刀，研究發(fā)現(xiàn)鍵合引線與焊盤之間的納米結(jié)構(gòu)和微觀均勻性對(duì)于引線鍵合中陶瓷劈刀性能的發(fā)揮具有決定作用，論證了陶瓷劈刀的納米表征對(duì)于控制引線鍵合質(zhì)量的重要性。

另外，周紅軍等利用視頻圖像序列，獲得陶瓷劈刀的運(yùn)動(dòng)軌跡，將陶瓷劈刀的運(yùn)動(dòng)分解為切向運(yùn)動(dòng)和法向運(yùn)動(dòng)，通過視頻得到的圖像序列發(fā)現(xiàn)，在陶瓷劈刀的反向段運(yùn)動(dòng)中，陶瓷劈刀切向運(yùn)動(dòng)速度先增大后減小，方向不變，對(duì)應(yīng)的引線旋轉(zhuǎn)角一直增加，角加速度也先增大后減?。环ㄏ蜻\(yùn)動(dòng)方向發(fā)生改變，由開始指向第一焊點(diǎn)反向變?yōu)楸畴x第一焊點(diǎn)，引線彎曲度明顯變小，引線被拉直，長(zhǎng)度也隨之增加。該方法為進(jìn)一步研究陶瓷劈刀與引線位移、微應(yīng)力等動(dòng)態(tài)特性提供了有價(jià)值的參考。

此外，超聲波技術(shù)被廣泛應(yīng)用于引線鍵合中，確保最大超聲振動(dòng)位移發(fā)生在陶瓷劈刀尖端或附近有利于其最佳性能的發(fā)揮。有研究者還研究了超聲引線鍵合系統(tǒng)中劈刀的動(dòng)態(tài)特和摩擦行為，運(yùn)用有限單元法建立了劈刀的動(dòng)態(tài)接觸模型，初步掌握了微電子超聲鍵合系統(tǒng)鍵合機(jī)理。姚鋼等緊隨其后，又研究超聲引線鍵合過程中不同劈刀安裝長(zhǎng)度對(duì)引線鍵合質(zhì)量形成的影響，同時(shí)還對(duì)引線鍵合過程中換能系統(tǒng)電流、電壓以及功率進(jìn)行了分析，發(fā)現(xiàn)不同的劈刀安裝長(zhǎng)度會(huì)導(dǎo)致引線鍵合質(zhì)量、電流以及功率有較為明顯的變化。實(shí)驗(yàn)分析得到，劈刀安裝長(zhǎng)度在９～１９ｍｍ變化時(shí)，電流、功率逐漸減小后不斷回升；功率加載較高的安裝長(zhǎng)度對(duì)應(yīng)的鍵合強(qiáng)度高，功率加載低的安裝長(zhǎng)度對(duì)應(yīng)的鍵合強(qiáng)度低（見圖11）。

４．３陶瓷劈刀的質(zhì)量缺陷

一方面，除了結(jié)構(gòu)的關(guān)鍵尺寸外，陶瓷劈刀本身的好壞也會(huì)影響微電子封裝的質(zhì)量，一些斷線以及翹線等都是由異形陶瓷劈刀造成的，一般異形陶瓷劈刀主要有3個(gè)方面的特征：（1）陶瓷劈刀尖端周圍有劃傷或凹坑；（2）陶瓷劈刀尖端內(nèi)孔或者周圍存在異物；（3）陶瓷劈刀 尖端內(nèi)孔打歪。圖12是筆者利用高倍顯微鏡觀測(cè)到的異形陶瓷劈刀照片，在高倍顯微鏡下可以清楚地看清陶瓷劈刀尖端周圍部分存在的異物。另外，隨著引線鍵合的進(jìn)行，即使是新的陶瓷劈刀也會(huì)因其不同程度的磨損對(duì)封裝質(zhì)量和鍵合穩(wěn)定性產(chǎn)生影響。姚飛閃說明了磨損后的陶瓷劈刀會(huì)對(duì)球鍵合中第一焊點(diǎn)和第二焊點(diǎn)產(chǎn)生影響，外觀不符合生產(chǎn)要求，與焊盤的接觸也逐漸失去電子互連性能。斯芳虎又補(bǔ)充說明了異形陶瓷劈刀對(duì)LED封裝中金線鍵合工藝質(zhì)量具有較為明顯的影響。還有一點(diǎn)值得提及，異形陶瓷劈刀和磨損后的陶瓷劈刀都會(huì)使其本身清潔度降低，使鍵合中的引線連接不可靠，對(duì)金線的拉伸強(qiáng)度變?nèi)酢?/span>

另一方面，如果生產(chǎn)陶瓷劈刀的原材料劣質(zhì)，陶瓷劈刀內(nèi)孔不夠光滑，不能有效地控制陶瓷劈刀的弧形弧度。因此，在進(jìn)行微電子封裝之前，需要將陶瓷劈刀逐個(gè)放在高倍顯微鏡下觀察確認(rèn)質(zhì)量好壞，避免異形陶瓷劈刀對(duì)封裝效果的影響，提高生產(chǎn)效率。

４．４陶瓷劈刀的失效與清洗

當(dāng)陶瓷劈刀不能滿足引線鍵合的焊線要求時(shí)，稱之為陶瓷劈刀的失效。造成失效的原因主要有以下幾個(gè)方面：（1）陶瓷劈刀自身的質(zhì)量缺陷；（2）陶瓷劈刀尖端在工作過程中逐漸被磨損；（3）陶瓷劈刀在多次的焊線過程中被殘留的金屬線殘?jiān)氯?。圖13（a）是筆者利用高倍顯微鏡觀測(cè)到的尖端被金線堵塞的陶瓷劈刀，在經(jīng)過焊線之后，尖端殘金不均，會(huì)導(dǎo)致下壓深度不一樣，造成斷線和翹線。

具有長(zhǎng)壽命的陶瓷劈刀在附著殘金等雜質(zhì)之后，進(jìn)行清洗往往可以降低生產(chǎn)成本，由于陶瓷劈刀本體成分氧化鋁不與王水發(fā)生化學(xué)反應(yīng)，傳統(tǒng)的清洗方式為王水清洗，但是技術(shù)的進(jìn)步發(fā)現(xiàn)這種清洗方式會(huì)造成陶瓷劈刀含大量絡(luò)合物，影響焊接效果。圖13（b）是筆者利用高倍顯微鏡觀測(cè)到的清洗過后的陶瓷劈刀，采用最先進(jìn)的無硝基技術(shù)處理，既環(huán)保、無污染，并且不會(huì)損傷陶瓷劈刀本體，一般可使陶瓷劈刀恢復(fù)接近新劈刀狀態(tài)。Ｓｈｉｎｋａｗａ介紹了一種鍵合機(jī)臺(tái)陶瓷劈刀清洗系統(tǒng)，采用無硝基常壓等離子體自動(dòng)清洗，可以使陶瓷劈刀的使用次數(shù)達(dá)到2~3次或者更多次，使用時(shí)間和強(qiáng)度大大降低，由陶瓷劈刀所引起的鍵合失效概率也降低，在鍵合過程中連接更加可靠，并且能夠降低用戶成本，完美解決了陶瓷劈刀殘金污染問題。

５結(jié)語

陶瓷劈刀已經(jīng)廣泛應(yīng)用于微電子領(lǐng)域中，在引線鍵合中的地位不可替代，至今仍是封裝領(lǐng)域中重要的研究對(duì)象，其存在的主要問題有：（1）陶瓷劈刀仍處于國外壟斷行業(yè)，國內(nèi)沒有成熟的制造陶瓷劈刀的廠家，主要依靠進(jìn)口 ；（2）陶瓷劈刀在引線鍵合中的應(yīng)用技術(shù)還有待進(jìn)一步提高。因此，進(jìn)一步提高陶瓷劈刀的運(yùn)用技術(shù)和探索制造工藝是今后陶瓷劈刀的研究重點(diǎn)。

陶瓷劈刀的研究方向有以下幾個(gè)方面：（1）尋找制造陶瓷劈刀的新材料，提高其性能；（2）改進(jìn)成型工藝，嚴(yán)格控制燒結(jié)條件；（3）加入添加劑和燒結(jié)助劑。相信通過深入的研究，陶瓷劈刀在制造以及應(yīng)用技術(shù)上都會(huì)有一番大好前景。

先進(jìn)的芯片尺寸封裝(CSP)技術(shù)

1 引言

所謂芯片尺寸封裝就是CSP (Chip Size Package或Chip Scale Package)。JEDEC(美國EIA協(xié)會(huì)聯(lián)合電子器件工程委員會(huì))的JSTK一012標(biāo)準(zhǔn)規(guī)定，LSI芯片封裝面積小于或等于LSI芯片面積的120%的產(chǎn)品稱之為CSP。CSP技術(shù)的出現(xiàn)確保VLSI在高性能、高可靠性的前提下實(shí)現(xiàn)芯片的最小尺寸封裝(接近裸芯片的尺寸)，而相對(duì)成本卻更低，因此符合電子產(chǎn)品小型化的發(fā)展潮流，是極具市場(chǎng)競(jìng)爭(zhēng)力的高密度封裝形式。本文從CSP的特點(diǎn)、類別和制作上藝以及生產(chǎn)和研發(fā)等幾個(gè)方面詳細(xì)論述這種先進(jìn)的封裝技術(shù)，并對(duì)我國CSP技術(shù)的研發(fā)提出幾點(diǎn)建議。

2 CSP的特點(diǎn)

CSP實(shí)際上是在BGA封裝小型化過程中形成的，所以有人也將CSP稱之為μBGA(微型球柵陣列，現(xiàn)在僅將它劃為CSP的一種形式)，因此它自然地具有BGA封裝技術(shù)的許多優(yōu)點(diǎn)。

2．1 封裝尺寸小

CSP是目前體積最小的VLSI封裝之一。一般，CSP封裝面積不到0．5 mm，而間距是QFP的1／10，BGA的1／3～l／10。

2．2 可容納引腳的數(shù)最多

在各種相同尺寸的芯片封裝中，CSP可容納的引腳數(shù)最多，適宜進(jìn)行多引腳數(shù)封裝，甚至可以應(yīng)用在I／0數(shù)超過2000的高性能芯片上。例如，引腳間距為0．5 mm，封裝尺寸為40 mm×40 mm的QFP，引腳數(shù)最多為304根，若要增加引腳數(shù)，只能減小引腳間距，但在傳統(tǒng)工藝條件下，OFP難以突破0．3 mm的技術(shù)極限；與CSP相提并論的是BGA封裝，它的引腳數(shù)可達(dá)600～1000根，但值得重視的是，在引腳數(shù)相同的情況下，CSP的組裝遠(yuǎn)比BGA容易。

2．3 電性能優(yōu)良

CSP的內(nèi)部布線長(zhǎng)度(僅為0．8～1．O mm)比QFP或BGA的布線長(zhǎng)度短得多，寄生引線電容、引線電阻及引線電感均很小，從而使信號(hào)傳輸延遲大為縮短。CSP的存取時(shí)間比QFP或BGA短1／5～1／6左右，同時(shí)CSP的抗噪能力強(qiáng)，開關(guān)噪聲只有DIP(雙列直插式封裝)的1／2。這些主要電學(xué)性能指標(biāo)已經(jīng)接近裸芯片的水平，在時(shí)鐘頻率己超過雙G的高速通信領(lǐng)域，LSI芯片的CSP將是十分理想的選擇。

2．4 測(cè)試、篩選、老化操作容易實(shí)現(xiàn)

MCM技術(shù)是當(dāng)今最高效、最先進(jìn)的高密度封裝之一，其技術(shù)核心是采用裸芯片安裝，優(yōu)點(diǎn)是無內(nèi)部芯片封裝延遲及大幅度提高了組件封裝密度，因此未來市場(chǎng)令人樂觀。但它的裸芯片測(cè)試、篩選、老化問題至今尚未解決，合格裸芯片的獲得比較困難，導(dǎo)致成品率相當(dāng)?shù)?，制造成本很高；而CSP則可進(jìn)行全面老化、篩選、測(cè)試，并且操作、修整方便，能獲得真正的KGD芯片，在目前情況下用CSP替代裸：芯片安裝勢(shì)在必行。

2．5 散熱性能優(yōu)良

CSP封裝通過焊球與PCB連接，由于接觸面積大，所以芯片在運(yùn)行時(shí)所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB上并散發(fā)出去；而傳統(tǒng)的TSOP(薄型小外形封裝)方式中，芯片是通過引腳焊在PCB上，焊點(diǎn)和PCB板的接觸面積小，使芯片向PCB板散熱相對(duì)困難。測(cè)試結(jié)果表明，通過傳導(dǎo)方式的散熱量可占到80％以上。同時(shí)，CSP芯片正面向下安裝，可以從背面散熱，且散熱效果良好。例如松下電子開發(fā)的10 mm×10mm CSP的熱阻為35℃／W，而TSOP、QFP的熱阻則可達(dá)40℃／W。若通過散熱片強(qiáng)制冷卻，CSP的熱阻可降低到4．2℃／W，而QFP的則為11．8℃／W。

2．6 封裝內(nèi)無需填料

大多數(shù)CSP封裝中凸點(diǎn)和熱塑性粘合劑的彈性很好，不會(huì)因晶片與基底熱膨脹系數(shù)不同而造成應(yīng)力，因此也就不必在底部填料，省去了填料時(shí)間和填料費(fèi)用，這在傳統(tǒng)的SMT封裝中是不可能的。

2．7 制造工藝、設(shè)備的兼容性好

CSP與現(xiàn)有的SMT工藝和基礎(chǔ)設(shè)備的兼容性好，而且它的引腳間距完全符合當(dāng)前使用的SMT標(biāo)準(zhǔn)(0．5～1 mm)，無需對(duì)PCB進(jìn)行專門設(shè)計(jì)，而且組裝容易，因此完全可以利用現(xiàn)有的半導(dǎo)體工藝設(shè)備、組裝技術(shù)組織生產(chǎn)。

3 CSP的分類

目前全球有50多家IC廠商生產(chǎn)各種結(jié)構(gòu)的CSP產(chǎn)品。根據(jù)目前各廠商的開發(fā)情況，可將CSP封裝分為下列主要類別：

(1)柔性基板封裝CSP。柔性基板封裝CSP是由日本的NEC公司利用TAB技術(shù)研制開發(fā)出來的一種窄間距的BGA，因此也可以稱之為FPBGA。這類CSP封裝的基本結(jié)構(gòu)如圖1所示，截面結(jié)構(gòu)如圖2所示。主要由IC芯片、載帶(柔性體)、粘接層、凸點(diǎn)(銅／鎳)等構(gòu)成。載帶是用聚酰亞胺和制箔組成。采用共晶焊料(63%Sn一37%Pb)作外部互連電極材料。

其主要特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，可靠性高，安裝方便，可利用傳統(tǒng)的TAB(Tape Automated Bonding)焊接機(jī)進(jìn)行焊接。

(2)剛性基板CSP。剛性基板CSP是由日本的Toshiba公司開發(fā)的一種陶瓷基板超薄型封裝，因此又可稱之為陶瓷基板薄形封裝CSTP（Ceramic Substrate Thin Package)。其基本結(jié)構(gòu)見圖3。它主要由芯片、氧化鋁(Al2O3)基板、銅(Au)凸點(diǎn)和樹脂構(gòu)成。通過倒裝焊、樹脂填充和打印3個(gè)步驟完成。它的封裝效率(芯片與基板面積之比)可達(dá)到75％，是相同尺寸的TQFP的2．5倍。

(3)引線框架式CSP。引線框架式CSP是由日本的Fujitsu公司研制開發(fā)的一種芯片上引線的封裝形式，因此也被稱之為L(zhǎng)OC(Lead On Chip)形CSP。通常情況下分為Tape-LOC型和MF- LOC型（Mul-ti-frame-LOC)兩種形式，其基本結(jié)構(gòu)如圖4所示。

由圖可知，這兩種形式的LOC形CSP都是將LSI芯片安裝在引線框架上，芯片面朝下，芯片下面的引線框架仍然作為外引腳暴露在封裝結(jié)構(gòu)的外面。因此，不需要制作工藝復(fù)雜的焊料凸點(diǎn)，可實(shí)現(xiàn)芯片與外部的互連，并且其內(nèi)部布線很短，僅為0．1 mm左右。

(4)焊區(qū)陣列CSP。焊區(qū)陣列CSP是由日本的Panasonic公司研制開發(fā)的一種新型封裝形式，也被稱之為L(zhǎng)GA(Land Grid Array)型CSP，主要由LSI芯片、陶瓷載體、填充用環(huán)氧樹脂和導(dǎo)電粘結(jié)劑等組成。這種封裝的制作工藝是先用金絲打球法在芯片的焊接區(qū)上形成Au凸點(diǎn)，然后在倒裝焊時(shí)，在基板的焊區(qū)上印制導(dǎo)電膠，之后對(duì)事先做好的凸點(diǎn)加壓，同時(shí)固化導(dǎo)電膠，這就完成了芯片與基板的連接。導(dǎo)電膠由Pd-Ag與特殊的環(huán)氧樹脂組成，固化后保持一定彈性，因此，即使承受一定的應(yīng)力，也不易受損。表1示出了其材料結(jié)構(gòu)與一些基本參數(shù)。

(5)微小模塑型CSP。微小模塑型CSP是由日本三菱電機(jī)公司研制開發(fā)出來的一種新型封裝形式。它主要由IC芯片、模塑的樹脂和凸點(diǎn)等構(gòu)成。芯片上的焊區(qū)通過在芯片上的金屬布線與凸點(diǎn)實(shí)現(xiàn)互連，整個(gè)芯片澆鑄在樹脂上，只留下外部觸點(diǎn)。這種結(jié)構(gòu)可實(shí)現(xiàn)很高的引腳數(shù)，有利于提高芯片的電學(xué)性能、減少封裝尺寸、提高可靠性，完全可以滿足儲(chǔ)存器、高頻器件和邏輯器件的高I／O數(shù)需求。同時(shí)由于它無引線框架和焊絲等，體積特別小，提高了封裝效率?；窘Y(jié)構(gòu)如圖5所示，凸點(diǎn)斷面圖形如圖6所示。

微小模塑型CSP的制作工藝：首先在LSI芯片上制作連接焊區(qū)和外引腳的金屬布線圖形，制出Pb-Sn焊料浸潤性良好的底層金屬，制出聚酰亞胺緩沖層，在聚酰亞胺開口區(qū)域采用蒸發(fā)光刻方法形成Pb-Sn層；然后，將上述經(jīng)過再布線的芯片到裝焊在易于移植金凸點(diǎn)的框架上，使之于芯片焊區(qū)一一對(duì)應(yīng)，加熱加壓，Pb-Sn熔化后就使框架上的金屬凸點(diǎn)(一般為Cu)移植到芯片上；最后，模塑封裝，脫模去除毛刺，形成外電極焊球。(6)圓片級(jí)CSP。圓片級(jí)CSP封裝(Wafer一Level Package)由ChipScale公司開發(fā)的此類封裝見圖5。它是在圓片前道工序完成后，直接對(duì)圓片利用半導(dǎo)體工藝進(jìn)行后續(xù)組件封裝，利用劃片槽構(gòu)造周邊互連，再切割分離成單個(gè)器件。WLP主要包括兩項(xiàng)關(guān)鍵技術(shù)即再分布技術(shù)和凸焊點(diǎn)制作技術(shù)。它有以下特點(diǎn)：①相當(dāng)于裸片大小的小型組件(在最后工序切割分片)；②以圓片為單位的加工成本(圓片成本率同步成本)；③加工精度高(由于圓片的平坦性、精度的穩(wěn)定性)。圓片級(jí)CSP的局部結(jié)構(gòu)示意圖如圖7所示。

與其他各類CSP相比，圓片級(jí)CSP只是在IC工藝線上增加了重布線和凸點(diǎn)制作兩部分，并使用了兩層BCB和PI作為介質(zhì)和保護(hù)層，所使用的工藝仍是傳統(tǒng)的金屬淀積、光刻、蝕刻技術(shù)，最后也無需模塑或底部下填充其他材料。圓片級(jí)CSP從晶圓片開始到做出器件，整個(gè)工藝流程一起完成，并可利用現(xiàn)有的標(biāo)準(zhǔn)SMT設(shè)備，生產(chǎn)計(jì)劃和生產(chǎn)的組織可以做到最優(yōu)化；硅加工工藝和封裝測(cè)試可以在硅片生產(chǎn)線上進(jìn)行而不必把晶圓送到別的地方去進(jìn)行封裝測(cè)試；測(cè)試可以在切割CSP封裝產(chǎn)品之前一次完成，因而節(jié)省了測(cè)試的開支。總之，WLP成為未來CSP的主流已是大勢(shì)所驅(qū)。

除以上列舉的幾類封裝結(jié)構(gòu)外，還有許多符合CSP定義的封裝結(jié)構(gòu)形式這里就不再贅述。

4 開發(fā)CSP產(chǎn)品需要解決的技術(shù)問題

4．1 CSP產(chǎn)品的標(biāo)準(zhǔn)化問題

CSP是近幾年才出現(xiàn)的一種集成電路的封裝形式，目前已有上百種CSP產(chǎn)品，并且還在不斷出現(xiàn)一些新的品種。盡管如此，CSP技術(shù)還是處于發(fā)展的初期階段，因此還沒有形成統(tǒng)一的標(biāo)準(zhǔn)。不同的廠家生產(chǎn)不同的CSP產(chǎn)品。一些公司在推出自己的產(chǎn)品時(shí)，也推出了自己的產(chǎn)品標(biāo)準(zhǔn)。這些都嚴(yán)重的制約了CSP研發(fā)及市場(chǎng)推廣。目前，我國乃至全球CSP產(chǎn)品迫切需要在外型尺寸、電特性參數(shù)和引腳面積等方面標(biāo)準(zhǔn)化，有了統(tǒng)一的標(biāo)準(zhǔn)，設(shè)計(jì)人員不必進(jìn)行個(gè)體設(shè)計(jì)，大大縮短產(chǎn)品推向市場(chǎng)的時(shí)間，節(jié)約了成本。

4．2 CSP產(chǎn)品的封裝技術(shù)問題

在CSP中，集成電路芯片焊盤與封裝基片焊盤的連接方式主要有3種：倒裝片鍵合、TAB鍵合、引線鍵合，因此，開發(fā)CSP產(chǎn)品需要開發(fā)的封裝技術(shù)就可以分為3類。

4．2．1 開發(fā)倒裝片鍵合CSP產(chǎn)品需要開發(fā)的封裝技術(shù)

(1)二次布線技術(shù)。二次布線，就是把IC的周邊焊盤再分布成間距為200 um米左右的陣列焊盤。在對(duì)芯片焊盤進(jìn)行再分布時(shí)，同時(shí)也形成了再分布焊盤的電鍍通道。

(2)凸點(diǎn)形成(電鍍金凸點(diǎn)或焊料凸點(diǎn))技術(shù)。在再分布的芯片焊盤上形成凸點(diǎn)。

(3)倒裝片鍵合技術(shù)。把帶有凸點(diǎn)的芯片面朝下鍵合在基片上。

(4)包封技術(shù)。包封時(shí)，由于包封的材料厚度薄，空洞、裂紋的存在會(huì)更嚴(yán)重地影響電路的可靠性。因此，在包封時(shí)要減少甚至避免孔洞、裂紋的出現(xiàn)。另外，還要提高材料的抗水汽滲透能力。因此，在CSP產(chǎn)品的包封中，不僅要提高包封技術(shù)，還要使用性能更好的包封材料。

(5)焊球安裝技術(shù)。在基片下面安裝焊球。

4．2．2 開發(fā)引線鍵合CSP產(chǎn)品需要開發(fā)的封裝技術(shù)

目前，有不少的CSP產(chǎn)品(40％左右)是使用引線鍵合技術(shù)來實(shí)現(xiàn)芯片焊盤和封裝外殼引出焊盤間的連接的。開發(fā)引線鍵合CSP產(chǎn)品需要開發(fā)如下一些封裝技術(shù)。

(a)短引線鍵合技術(shù)。在基片封裝CSP中，封裝基片比芯片尺寸稍大(大l mm左右)；在引線框架CSP中，引線框架的鍵合焊盤伸到了芯片上面，在鍵合時(shí)，鍵合線都很短，而且弧線很低。而在鍵合引線很短時(shí)，鍵合引線的弧線控制很困難。

(b)包封技術(shù)。在引線鍵合CSP的包封中，不僅要解決倒裝片CSP包封中的有關(guān)技術(shù)問題，還要解決包封的沖絲問題。

(c)焊球安裝技術(shù)。

4．2．3 開發(fā)TAB鍵合CSP產(chǎn)品需要開發(fā)的封裝技術(shù)

(a)TAB鍵合技術(shù)；

(b)包封技術(shù)；

(c)焊球安裝技術(shù)。

4．2．4 開發(fā)圓片級(jí)CSP產(chǎn)品需要開發(fā)的新技術(shù)

(a)二次布線技術(shù)；

(b)焊球制作技術(shù)；

(c)包封技術(shù)；

(d)圓片級(jí)測(cè)試和篩選技術(shù)；

(e)圓片劃片技術(shù)。

4．3 與CSP產(chǎn)品相關(guān)的材料問題

4.3.1 CSP產(chǎn)品的封裝基片

在CSP產(chǎn)品的封裝中，需要使用高密度多層布線的柔性基片、層壓樹脂基片、陶瓷基片。這些基片的制造難度相當(dāng)大。要生產(chǎn)這類基片，需要開發(fā)相關(guān)的技術(shù)。同時(shí)，為了保證CSP產(chǎn)品的長(zhǎng)期可靠性，在選擇材料或開發(fā)新材料時(shí)，還要考慮到這些材料的熱膨脹系數(shù)應(yīng)與硅片的相匹配。

4.3.2 包封材料

由于CSP產(chǎn)品的尺寸小，在產(chǎn)品中，包封材料在各處的厚度都小。為了避免在惡劣環(huán)境下失效，包封材料的氣密性或與被包封的各種材料的黏附性必須良好；有好的抗潮氣穿透能力，與硅片的熱膨脹匹配；以及一些其它的相關(guān)性能。

4．4 CSP的價(jià)格問題

CSP產(chǎn)品的價(jià)格也是一個(gè)重要的問題。目前，CSP產(chǎn)品的價(jià)格都比較貴，是一般產(chǎn)品的1倍以上。為了降低價(jià)格，需要開發(fā)一些新工藝、新技術(shù)、新材料，以降低制造成本，從而降低CSP的價(jià)格。

4．5 組裝CSP產(chǎn)品的印制板問題

組裝CSP產(chǎn)品的印制板，其制造難度是相當(dāng)大的，它不僅需要技術(shù)，而且需要經(jīng)驗(yàn)，還要使用新材料。目前，世界上只有為數(shù)不多的幾個(gè)廠家可以制造這類印制板。主要困難在于：布線的線條窄，間距窄，還要制作一定數(shù)量的通孔，表面的平整性要求也較高。在選擇材料時(shí)還要考慮到熱膨脹性能。

4．6 CSP產(chǎn)品的市場(chǎng)問題

CSP技術(shù)剛形成時(shí)產(chǎn)量很小，1998年才進(jìn)入批量生產(chǎn)，但近兩年的發(fā)展勢(shì)頭則今非昔比，2002年的銷售收入已達(dá)10．95億美元，占到IC市場(chǎng)的5％左右。國外權(quán)威機(jī)構(gòu)"Electronic Trend Publications"預(yù)測(cè)，全球CSP的市場(chǎng)需求量2003年為64．81億枚，2004年為88．7l億枚，2005年突破了百億枚大關(guān)，達(dá)103．73億枚，2006年更可望增加到126．71億枚。尤其在存儲(chǔ)器方面應(yīng)用更快，預(yù)計(jì)年增長(zhǎng)幅度將高達(dá)54．9％。目前，國內(nèi)的CSP市場(chǎng)完全被外國公司和外資企業(yè)控制，國內(nèi)企業(yè)產(chǎn)品要進(jìn)入這個(gè)市場(chǎng)也是相當(dāng)困難的。要進(jìn)入CSP市場(chǎng)，首先是要開發(fā)出適銷對(duì)路的產(chǎn)品，其次是要提高和保持產(chǎn)品的質(zhì)量，還須供貨及時(shí)，且價(jià)格要低。

5 關(guān)于開發(fā)我國CSP技術(shù)的幾點(diǎn)建議

CSP技術(shù)是為產(chǎn)品的更新?lián)Q代提出來的，該技術(shù)一開發(fā)成功，即用于產(chǎn)品中。經(jīng)過短短幾年，已成為集成電路重要的封裝技術(shù)之一。而且，該技術(shù)還在迅速發(fā)展。近幾年，CSP產(chǎn)品的產(chǎn)量增長(zhǎng)很快，預(yù)計(jì)在今后的幾年，還將高速增長(zhǎng)。目前的PC市場(chǎng)容量達(dá)1000億只，CSP產(chǎn)品僅占IC市場(chǎng)的1／20。隨著CSP技術(shù)的進(jìn)一步開發(fā)，會(huì)越來越多地取代其它產(chǎn)品而占領(lǐng)更多的市場(chǎng)份額。

在我國，CSP的市場(chǎng)(手機(jī)、掌上電腦、薄型電腦等等)很大。但是，這個(gè)市場(chǎng)目前完全被外資公司占據(jù)。隨著CSP產(chǎn)品應(yīng)用范圍的進(jìn)一步擴(kuò)大，市場(chǎng)還將增大。因此急需開發(fā)我們自己的CSP技術(shù)，以便在該市場(chǎng)上占有一席之地。但是，開發(fā)CSP技術(shù)，困難很多，它涉及的范圍廣、技術(shù)難度大。因此，要開發(fā)CSP技術(shù)，需要有多家單位協(xié)同作戰(zhàn)，同時(shí)須獲得多方面資金的支持。為此，作者有如下幾點(diǎn)建議：

(1)充分發(fā)揮行業(yè)協(xié)會(huì)的作用

CSP技術(shù)是一項(xiàng)系統(tǒng)技術(shù)，涉及封裝材料、封裝工藝、應(yīng)用材料、應(yīng)用工藝等，為了完成CSP技術(shù)的開發(fā)，需要材料研究、材料制造、封裝研究、CSP產(chǎn)品應(yīng)用、印制板制造等相關(guān)機(jī)構(gòu)的協(xié)同努力。為了協(xié)調(diào)這些機(jī)構(gòu)的開發(fā)研究工作，需要充分發(fā)揮行業(yè)協(xié)會(huì)領(lǐng)導(dǎo)、推動(dòng)、協(xié)調(diào)、督查的作用，以期加快CSP的開發(fā)研究和推廣應(yīng)用，使我國CSP產(chǎn)品的生產(chǎn)質(zhì)量和能力得到迅速提高，從而可生產(chǎn)出高質(zhì)量、高可靠性的CSP產(chǎn)品，滿足國內(nèi)市場(chǎng)及軍事方面的應(yīng)用。

(2)建立CSP技術(shù)重點(diǎn)研究室

為了開發(fā)CSP技術(shù)，可建立一定數(shù)量的CSP技術(shù)研究室，如：模塑包封材料研究室、柔性基片材料研究室、高密度樹脂基片研究室、高密度多層布線陶瓷基片研究室、CSP產(chǎn)品封裝研究室、高密度印制板研究室、CSP產(chǎn)品組裝研究室、CSP標(biāo)準(zhǔn)化研究室、CSP產(chǎn)品可靠性研究室等。而且，一種類型的研究室應(yīng)有兩個(gè)以上，以使研究室之間互相競(jìng)爭(zhēng)和互相促進(jìn)，從而可保證和加快CSP技術(shù)的開發(fā)和應(yīng)用。

(3)需要國家投入足夠的資金

CSP技術(shù)，是一項(xiàng)具有一定難度的高新技術(shù)。其中部分技術(shù)我們已有，但需要提高；而有些技術(shù)我們目前還沒有，需要開發(fā)。要實(shí)現(xiàn)這些技術(shù)的開發(fā)，需購買先進(jìn)的設(shè)備，而這些設(shè)備價(jià)格均較高，且在開發(fā)中，需要投入一定的人力和物力；根據(jù)國情，如將所有資金均由開發(fā)單位承擔(dān)，目前還不現(xiàn)實(shí)，因此需要國家投入專項(xiàng)資金，以扶持CSP技術(shù)的開發(fā)。

(4)選擇合適的CSP研究品種

由于CSP的封裝種類多、工藝也多，每一種封裝工藝都開發(fā)現(xiàn)在還不可能，也沒有必要。要選擇 由易到難且具有代表性的品種逐步漸進(jìn)地開發(fā)。

6 結(jié)束語

我國的集成電路封裝，從上世紀(jì)60年代末期到現(xiàn)在，經(jīng)歷了金屬圓管殼→扁平陶瓷管殼→雙列陶瓷管殼、雙列塑封→陶瓷QFP管殼、塑料QFP→陶瓷、塑料LCC→陶瓷PGA管殼的封裝，目前正在進(jìn)入BGA、U BGA、CSP的封裝階段。從集成電路的金屬圓管殼封裝技術(shù)的開發(fā)和應(yīng)用開始，我國的封裝技術(shù)人員就付出了辛勤的勞動(dòng)，使我國的封裝技術(shù)達(dá)到了目前的水平。但是封裝技術(shù)的進(jìn)步，除了封裝技術(shù)人員的努力外，更需要國家在各方面的大力支持。