0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DRAM內(nèi)存操作與時(shí)序解析

數(shù)字芯片實(shí)驗(yàn)室 ? 來源:數(shù)字芯片實(shí)驗(yàn)室 ? 2024-07-26 11:39 ? 次閱讀

在數(shù)字時(shí)代,DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)扮演著至關(guān)重要的角色。它們存儲(chǔ)著我們的數(shù)據(jù),也承載著我們的記憶。然而,要正確地操作DRAM并確保其高效運(yùn)行,了解其背后的時(shí)序和操作機(jī)制是必不可少的。

1. DRAM操作的挑戰(zhàn)

DRAM的操作復(fù)雜性主要來自于其時(shí)序要求。DRAM是一種異步系統(tǒng)。只要信號(hào)以正確的順序應(yīng)用,并且信號(hào)持續(xù)時(shí)間和信號(hào)之間的延遲滿足特定限制,DRAM就能正常工作。控制DRAM操作的主要信號(hào)包括:

行地址選通(RAS):RAS信號(hào)是低電平有效。要啟用RAS,需要從高電壓過渡到低電壓,并且電壓必須保持低電平直到RAS不再需要。在完整的內(nèi)存周期中,RAS必須保持有效狀態(tài)的最小時(shí)間是tRAS。此外,RAS在再次激活之前必須保持非活動(dòng)狀態(tài)的最小時(shí)間是tRP。

列地址選通(CAS):CAS用于鎖定列地址并啟動(dòng)讀或?qū)懖僮鳌AS也是低電平有效。內(nèi)存規(guī)格列出了CAS必須保持活動(dòng)狀態(tài)的最小時(shí)間tCAS。對(duì)于大多數(shù)內(nèi)存操作,CAS在再次激活之前也必須保持非活動(dòng)狀態(tài)的最小時(shí)間tCP。

寫使能(WE):寫使能信號(hào)用于選擇讀操作或?qū)懖僮?。WE信號(hào)是低電平有效。

2. 讀操作

讀取DRAM中的數(shù)據(jù)時(shí),需要通過地址輸入引腳提供行和列地址來選擇特定的DRAM存儲(chǔ)單元。選中的DRAM單元上的電荷隨后由靈敏放大器檢測,并發(fā)送到數(shù)據(jù)輸出引腳。

2b25cdae-4ae3-11ef-b8af-92fbcf53809c.jpg

讀操作的時(shí)序步驟如下:

在RAS信號(hào)變低之前,行地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

RAS信號(hào)從高變低,并保持低電平一段時(shí)間(tRAS)。當(dāng)RAS變低時(shí),由行地址指定的內(nèi)存行被打開,選中行的單元電荷開始流向位線。

在CAS信號(hào)變低之前,列地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

在CAS信號(hào)轉(zhuǎn)換之前,WE信號(hào)必須設(shè)置為高電平以進(jìn)行讀操作,并在CAS轉(zhuǎn)換后保持高電平。

經(jīng)過規(guī)定的RAS到CAS延遲時(shí)間(tRCD)后,CAS信號(hào)從高變低,并保持低電平一段時(shí)間(tCAS)。這確保了選中單元的電荷在位線上,并被靈敏放大器正確檢測。

數(shù)據(jù)出現(xiàn)在內(nèi)存設(shè)備的數(shù)據(jù)輸出引腳上,這個(gè)過程稱為CAS延遲(tCL)。

讀周期完成前,CAS和RAS必須返回到非活動(dòng)狀態(tài)。新的讀或?qū)懺L問只能在規(guī)定的行預(yù)充電時(shí)間(tRP)后開始。

3. 寫操作

寫入DRAM存儲(chǔ)單元時(shí),同樣需要選擇行和列地址,并將數(shù)據(jù)呈現(xiàn)在數(shù)據(jù)輸入引腳上。靈敏放大器根據(jù)要存儲(chǔ)的是1還是0,對(duì)存儲(chǔ)單元的電容器進(jìn)行充電或放電。

2b49df8c-4ae3-11ef-b8af-92fbcf53809c.jpg

寫操作的時(shí)序步驟如下:

在RAS信號(hào)變低之前,行地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

RAS信號(hào)從高變低,并保持低電平一段時(shí)間(tRAS)。當(dāng)RAS變低時(shí),由行地址指定的內(nèi)存行被打開。

數(shù)據(jù)在CAS信號(hào)變低之前必須應(yīng)用于數(shù)據(jù)輸入引腳。

在RAS信號(hào)變低后和CAS信號(hào)變低之前,列地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

為了進(jìn)行寫操作,WE信號(hào)必須設(shè)置為低電平。

經(jīng)過規(guī)定的RAS到CAS延遲時(shí)間(tRCD)后,CAS信號(hào)從高變低,并保持低電平一段時(shí)間(tCAS)。

4. 刷新操作

由于DRAM存儲(chǔ)單元是電容器,其電荷會(huì)隨時(shí)間逐漸流失。如果電荷丟失,數(shù)據(jù)也會(huì)丟失。為了防止數(shù)據(jù)丟失,必須定期刷新DRAM,即恢復(fù)每個(gè)存儲(chǔ)單元上的電荷。DRAM的刷新是逐行進(jìn)行的,刷新頻率取決于制造內(nèi)存芯片的工藝和存儲(chǔ)單元的設(shè)計(jì)。大多數(shù)現(xiàn)代DRAM每64毫秒需要刷新一次。

刷新DRAM時(shí),通常使用所謂的CAS-before-RAS刷新序列。這個(gè)過程包括以下步驟:

CAS信號(hào)從高變低,同時(shí)WE信號(hào)保持高電平(相當(dāng)于讀操作)。

經(jīng)過規(guī)定延遲后,RAS信號(hào)從高變低。

內(nèi)部計(jì)數(shù)器確定要刷新的行,并在地址引腳上應(yīng)用行地址。

通過這些步驟,DRAM能夠保持其數(shù)據(jù)的完整性,確保我們的信息安全存儲(chǔ)。

5. 重要時(shí)序參數(shù)總結(jié)

行激活時(shí)間(tRAS):RAS信號(hào)需要保持低電平的最小時(shí)間,以讀取或?qū)懭氪鎯?chǔ)位置。

CAS延遲(tCL):從正確列已打開的DRAM讀取第一個(gè)比特所需的時(shí)間。

行地址到列地址延遲(tRCD):激活RAS到激活CAS所需的最短時(shí)間。

隨機(jī)訪問時(shí)間(tRAC:從沒有激活行的DRAM讀取第一個(gè)比特所需的時(shí)間。

行預(yù)充電時(shí)間(tRP):數(shù)據(jù)檢索成功后,需要關(guān)閉用于訪問數(shù)據(jù)的行。

行周期時(shí)間(tRC):與單次讀或?qū)懼芷谙嚓P(guān)的時(shí)間,tRC = tRAS + tRP。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DRAM
    +關(guān)注

    關(guān)注

    40

    文章

    2298

    瀏覽量

    183204
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7430

    瀏覽量

    163514
  • 時(shí)序
    +關(guān)注

    關(guān)注

    5

    文章

    384

    瀏覽量

    37247

原文標(biāo)題:DRAM內(nèi)存操作與時(shí)序解析

文章出處:【微信號(hào):數(shù)字芯片實(shí)驗(yàn)室,微信公眾號(hào):數(shù)字芯片實(shí)驗(yàn)室】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    內(nèi)存時(shí)序是什么?時(shí)序對(duì)內(nèi)存性能影響有多大呢?

    內(nèi)存時(shí)序內(nèi)存頻率一樣,都代表了一款內(nèi)存性能的高低。 內(nèi)存時(shí)序由4個(gè)數(shù)字組成,中間用破折號(hào)隔開,
    發(fā)表于 07-31 15:20 ?1.2w次閱讀
    <b class='flag-5'>內(nèi)存</b><b class='flag-5'>時(shí)序</b>是什么?<b class='flag-5'>時(shí)序</b>對(duì)<b class='flag-5'>內(nèi)存</b>性能影響有多大呢?

    內(nèi)存中隱藏的內(nèi)存時(shí)序的意義分析

    很多小伙伴都知道在挑選內(nèi)存的時(shí)候不光要看頻率,還要看時(shí)序,或者叫延遲。也就是經(jīng)常標(biāo)注在內(nèi)存表面,在測試軟件中也能看到的那些中間的帶短線連接的兩位數(shù)。不過要問它們到底具體代表什么意思,相信很多小伙伴
    的頭像 發(fā)表于 08-12 16:24 ?4010次閱讀
    <b class='flag-5'>內(nèi)存</b>中隱藏的<b class='flag-5'>內(nèi)存</b><b class='flag-5'>時(shí)序</b>的意義分析

    DRAM原理 - 6.猝發(fā)模式與內(nèi)存交錯(cuò)#DRAM原理

    DRAM
    EE_Voky
    發(fā)布于 :2022年06月28日 15:21:11

    DRAM內(nèi)存原理

    DRAM內(nèi)存原理   不管你信不信,RDRAM (Rambus)、DDR SDRAM甚至是EDO RAM它們在本質(zhì)上講是一樣的。RDRAM、DDR RAM
    發(fā)表于 10-21 18:27

    內(nèi)存知識(shí)】DRAM芯片工作原理

    芯片可以存儲(chǔ)16384個(gè)bit數(shù)據(jù),同時(shí)期可同時(shí)進(jìn)行1bit的讀取或者寫入操作。DRAM地址引腳為7根,SRAM地址引腳為14根,這顆16K DRAM通過DRAM接口把地址一分為二,然
    發(fā)表于 07-15 11:40

    內(nèi)存的原理和時(shí)序

    內(nèi)存的原理和時(shí)序,學(xué)習(xí)哦!
    發(fā)表于 01-04 10:16

    DRAM內(nèi)存模塊的設(shè)計(jì)技術(shù)

    第二部分:DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存
    發(fā)表于 08-05 11:41 ?0次下載

    DIMM DRAM 168線內(nèi)存條引腳定義

    DIMM DRAM 168線內(nèi)存條引腳定義 正面,左方: Pin
    發(fā)表于 11-21 12:39 ?1606次閱讀

    DIMM DRAM 168線內(nèi)存

      DIMM DRAM 168線內(nèi)存
    發(fā)表于 02-12 10:39 ?1234次閱讀

    時(shí)序邏輯電路實(shí)例解析

    時(shí)序邏輯電路實(shí)例解析 一、觸發(fā)器 1、電位觸發(fā)方式觸發(fā)器
    發(fā)表于 04-15 13:46 ?5511次閱讀

    內(nèi)存速度和時(shí)序重要么

    最近是跟內(nèi)存耗上了,其一是手里沒有其它硬件可測,更重要的是想趁著這段時(shí)間,把內(nèi)存與性能之間的影響都慢慢測一下。今天測的就是時(shí)序內(nèi)存性能之間的關(guān)系了。
    的頭像 發(fā)表于 01-14 15:09 ?2.5w次閱讀

    正點(diǎn)原子開拓者FPGA:SDRAM時(shí)序操作

    同步動(dòng)態(tài)隨機(jī)存取內(nèi)存(synchronous dynamic random-access memory,簡稱SDRAM)是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存DRAM)。通常DRAM是有
    的頭像 發(fā)表于 09-11 07:07 ?2209次閱讀
    正點(diǎn)原子開拓者FPGA:SDRAM<b class='flag-5'>時(shí)序</b><b class='flag-5'>操作</b>

    總線的操作時(shí)序操作方式詳解

    操作時(shí)序(timing):各信號(hào)有效的先后順序及配合關(guān)系
    的頭像 發(fā)表于 06-24 16:21 ?1.1w次閱讀
    總線的<b class='flag-5'>操作</b><b class='flag-5'>時(shí)序</b>和<b class='flag-5'>操作</b>方式詳解

    DRAM、SRAM和Flash原理解析

    DRAM、SRAM和Flash都屬于存儲(chǔ)器,DRAM通常被稱為內(nèi)存,也有些朋友會(huì)把手機(jī)中的Flash閃存誤會(huì)成內(nèi)存。SRAM的存在感相對(duì)較弱,但他卻是CPU性能發(fā)揮的關(guān)鍵。
    發(fā)表于 07-29 11:14 ?1.3w次閱讀

    什么是內(nèi)存時(shí)序 內(nèi)存時(shí)序的四大參數(shù)

    內(nèi)存時(shí)序是描述內(nèi)存條性能的一種參數(shù),一般存儲(chǔ)在內(nèi)存條的SPD中。內(nèi)存時(shí)序和我們的
    發(fā)表于 02-06 12:57 ?1.9w次閱讀