半導(dǎo)體制造過程解析

以下文章來源于車規(guī)半導(dǎo)體硬 ，作者北港南巷

在這篇文章中，我們將學(xué)習(xí)基本的半導(dǎo)體制造過程。為了將晶圓轉(zhuǎn)化為半導(dǎo)體芯片，它需要經(jīng)歷一系列復(fù)雜的制造過程，包括氧化、光刻、刻蝕、沉積、離子注入、金屬布線、電氣檢測和封裝等。

讓我們更仔細(xì)地了解這個基本的半導(dǎo)體制造過程：

晶圓(Wafer) ：晶圓是半導(dǎo)體的基礎(chǔ)，通常由高純度的單晶硅制成。它為集成電路的制造提供了一個平整、光滑的表面。

氧化(Oxidation) ：在晶圓表面形成一層薄的二氧化硅(SiO2)，這層氧化膜作為絕緣體，保護下方的硅，并在后續(xù)步驟中作為模板。

光刻(Photolithography) ：通過光刻，電路設(shè)計被轉(zhuǎn)移到晶圓上。這一步使用光敏化合物(光刻膠)和紫外光，通過掩模將電路圖案投射到晶圓上。

刻蝕(Etching) ：刻蝕是去除不需要的材料的過程，以揭示光刻步驟中定義的電路圖案?？涛g可以是濕法或干法。

沉積和離子注入(Deposition and Ion Implementation) ：在這一步，會在晶圓上沉積非常薄的薄膜，并可能注入離子以改變硅的電學(xué)性質(zhì)。這些薄膜可能是導(dǎo)電或絕緣的，用于構(gòu)建電路的不同部分。

金屬布線(Metal Wiring) ：通過沉積一層薄金屬膜，允許電流在電路中流動，連接不同的組件。

電子管芯分選(EDS - Electrical Die Sorting) ：在整個制造過程中，對半導(dǎo)體芯片進行電氣測試，以確保它們沒有缺陷，滿足性能要求。

封裝(Packaging) ：最后，將晶圓切割成單個的半導(dǎo)體芯片，并將它們封裝在保護性材料中，以保護芯片免受損害，同時提供與外部電路的連接點。

這些步驟需要高度精確的技術(shù)和嚴(yán)格的環(huán)境控制，以確保制造的半導(dǎo)體芯片具有高性能和可靠性。隨著技術(shù)的進步，這些制造過程也在不斷發(fā)展，以生產(chǎn)更小、更快、更高效的芯片。

一、芯片是怎么來的

半導(dǎo)體制造過程及其使用的技術(shù)非常復(fù)雜，下面是每個步驟的詳細(xì)解釋：

1.硅晶圓-制造半導(dǎo)體的基礎(chǔ)：

硅晶圓是半導(dǎo)體制造的基礎(chǔ)，類似于建筑的地基。硅晶圓是由高純度的單晶硅制成，提供集成電路制造所需的平整、光滑表面。

制造過程開始于從高純度硅原料中提取單晶硅。這通常通過直拉或者浮區(qū)方法完成并獲得單晶硅棒。

然后，這個單晶硅棒被切割成薄片，這些薄片就是硅晶圓。晶圓的直徑通常為150mm、200mm或300mm，直徑越大，可以從單個晶圓上切割出的芯片數(shù)量越多。

這個步驟是整個半導(dǎo)體制造過程的基礎(chǔ)，為后續(xù)的復(fù)雜結(jié)構(gòu)提供了穩(wěn)定的平臺。隨著技術(shù)的進步，晶圓的尺寸和純度不斷提高，從而推動了更小、更高效的半導(dǎo)體器件的發(fā)展。

確實，大多數(shù)硅晶圓是由從沙子中提取的硅制成的。這個過程涉及到幾個關(guān)鍵步驟：

1.1從沙子中提取硅：

沙子主要由二氧化硅(SiO2)組成。首先，沙子被加熱到極高溫度，使其熔化成高純度的液體。然后，通過結(jié)晶過程，這個液體會凝固成硅棒，也被稱為硅錠(ingot)。

1.2切割成晶圓：

硅錠隨后被切割成圓盤狀的薄片，這些薄片就是硅晶圓。這個過程類似于切蛋糕。

1.3晶圓表面拋光：

初切割的晶圓表面粗糙，存在缺陷。這些表面缺陷可能會對電子電路的精度產(chǎn)生負(fù)面影響。因此，使用拋光機對晶圓表面進行拋光，以獲得平整、光滑的表面。

1.4晶圓的表面特征：

拋光后的晶圓表面通常會有一個網(wǎng)格圖案。這個圖案有助于在后續(xù)的光刻步驟中定位電路圖案。

1.5晶圓尺寸與芯片產(chǎn)量：

晶圓的直徑越大，其表面可以制造的芯片數(shù)量就越多。常見的晶圓直徑有150mm、200mm和300mm。

通過這個過程制成的硅晶圓是制造半導(dǎo)體的主要材料。晶圓的制造質(zhì)量對最終半導(dǎo)體器件的性能有著決定性的影響。隨著技術(shù)的進步，晶圓的尺寸和純度不斷提高，推動了半導(dǎo)體行業(yè)的快速發(fā)展。

現(xiàn)在，讓我們深入了解半導(dǎo)體制造過程中的氧化步驟：

2.氧化過程：

在第一步中制造出的硅晶圓本身并不具備所需的電導(dǎo)性。為了使其成為半導(dǎo)體，晶圓需要經(jīng)過氧化過程。

在這一步中，氧氣或水蒸氣被噴射到晶圓表面，形成一個均勻的氧化膜。這個氧化膜主要由二氧化硅(SiO2)組成，也被稱為硅氧化物。

2.1 氧化膜的作用：

這個氧化膜作為絕緣體，保護下方的硅，并在后續(xù)的光刻和刻蝕步驟中作為模板。

它還有助于定義電路的幾何形狀，因為光刻膠可以精確地沉積在氧化膜上。

氧化過程對于半導(dǎo)體器件的性能至關(guān)重要。它不僅提供了必要的電絕緣，還確保了電路的精確制造。隨著技術(shù)的進步，氧化過程也在不斷優(yōu)化，以支持更小、更復(fù)雜的半導(dǎo)體器件的制造。

氧化膜確實在半導(dǎo)體制造過程中扮演著重要的角色，它不僅保護晶圓表面免受后續(xù)工藝的影響，還阻止了電路之間的電流泄漏。這個膜就像一個堅固的保護盾牌，確保了半導(dǎo)體器件的穩(wěn)定性和可靠性。

現(xiàn)在，半導(dǎo)體制造的基礎(chǔ)已經(jīng)準(zhǔn)備好了。關(guān)于熱氧化硅，以及干氧化和濕氧化過程之間的區(qū)別，這里有一些補充信息：

2.2熱氧化硅：

熱氧化是在高溫下將硅轉(zhuǎn)化為二氧化硅的過程。這個過程通常在氧氣或水蒸氣的環(huán)境中進行，溫度通常在900°C到1200°C之間。

2.3干氧化與濕氧化：

干氧化：干法氧化則采用高溫純氧與晶圓直接放音的方式：在氧氣環(huán)境中進行，通常產(chǎn)生較薄的氧化膜，但生長速率較慢。

濕氧化：在水蒸氣環(huán)境中進行，可以產(chǎn)生較厚的氧化膜，且生長速率較快。濕法氧化采用晶圓與高溫水蒸氣(水)反應(yīng)的方式生成氧化膜，化學(xué)方程式如下：

Si (固體)+ 2H?O (氣體) → SiO? (固體) + 2H? (氣體)

在熱氧化硅的過程中，干氧化和濕氧化是兩種主要的方法，它們在集成電路制造和其他半導(dǎo)體工藝中都有廣泛的應(yīng)用。干氧化相比濕氧化，干氧化的氧化膜生長速度更慢，但干氧化的優(yōu)點在于不會產(chǎn)生副產(chǎn)物(H2),且氧化膜的均勻度和密度均較高。

接下來，讓我們深入了解 光刻(Photolithography) 過程：

3.光刻過程：

光刻是將電路設(shè)計圖案轉(zhuǎn)移到晶圓上的過程，是半導(dǎo)體制造中的關(guān)鍵步驟。在這一步中，使用光刻膠(一種光敏化合物)涂覆在晶圓的氧化膜上。

3.1光掩模的作用：

光掩模(photo mask)是光刻過程中的關(guān)鍵組件，它是一個玻璃基板，上面有計算機設(shè)計的電路圖案。

當(dāng)紫外光通過光掩模照射到晶圓上的光刻膠時，電路圖案就被轉(zhuǎn)移到了光刻膠上。

光刻過程需要在高度潔凈的環(huán)境中進行，以確保電路圖案的精確轉(zhuǎn)移。這個過程非常類似于使用膠片相機開發(fā)照片的過程，但是應(yīng)用于半導(dǎo)體制造中，用于創(chuàng)建微小的電路圖案。隨著技術(shù)的進步，光刻技術(shù)也在不斷發(fā)展，以支持更小、更復(fù)雜的集成電路的制造。

光刻過程確實是半導(dǎo)體制造中的關(guān)鍵步驟，它涉及到使用光刻膠來轉(zhuǎn)移電路圖案。以下是光刻過程的詳細(xì)解釋：

3.2光刻膠的應(yīng)用：

光刻膠是一種對光敏感的材料，它被均勻而薄地涂覆在晶圓表面的氧化膜上。光刻膠的功能是保護某些區(qū)域免受后續(xù)刻蝕過程的影響。

·根據(jù)其化學(xué)性質(zhì)和曝光后的處理方式，光刻膠主要分為正膠(正性光刻膠)和負(fù)膠(負(fù)性光刻膠)：

3.2-1 正膠(正性光刻膠)：

a . 曝光原理 ：在紫外光(或其他類型的輻射)照射下，正膠中曝光區(qū)域的光敏組分會發(fā)生化學(xué)變化，從而增加溶解度。

b. 顯影過程 ：顯影時，曝光區(qū)域因溶解度增加而被溶解，而未曝光區(qū)域保持不溶，形成圖案。

c. 應(yīng)用 ：正膠通常用于高分辨率和高精度的圖案制作，適用于先進的半導(dǎo)體制造工藝。

3.2-2 負(fù)膠(負(fù)性光刻膠)：

a. 曝光原理 ：在曝光過程中，負(fù)膠中曝光區(qū)域的光敏組分會發(fā)生交聯(lián)，從而降低溶解度。

b. 顯影過程 ：顯影時，曝光區(qū)域因溶解度降低而不被溶解，而未曝光區(qū)域被溶解，形成圖案。

c. 應(yīng)用 ：負(fù)膠通常用于制作較大的圖案，或者當(dāng)需要更好的對比度和抗刻蝕性時。

正膠和負(fù)膠的選擇取決于所需的圖案大小、分辨率、對比度以及特定的制造工藝要求。隨著半導(dǎo)體制造技術(shù)的進步，對光刻膠的性能要求也在不斷提高，特別是在高精度和細(xì)微圖案的加工方面。

3.3圖案的轉(zhuǎn)移：

當(dāng)紫外光通過帶有電路圖案的光掩模照射到晶圓上的光刻膠時，圖案就被轉(zhuǎn)移到了光刻膠上。這一步類似于在膠片相機中開發(fā)照片的過程。

3.4顯影過程：

在顯影過程中，使用顯影劑噴霧，并從被光線照射的區(qū)域去除未曝光的區(qū)域，從而在晶圓表面印上電路圖案。

3.5檢查和驗證：

完成顯影后，晶圓會經(jīng)過檢查，以確保電路圖案被正確地繪制。

光刻技術(shù)對于制造微小、復(fù)雜的集成電路至關(guān)重要。隨著技術(shù)的發(fā)展，光刻技術(shù)也在不斷進步，以支持更小尺寸的半導(dǎo)體器件制造。

接下來，讓我們深入了解 刻蝕(Etching) 過程：

4.刻蝕過程：

4.1刻蝕的目的：

刻蝕的目的是從晶圓表面移除不必要的材料(多余的氧化膜)，只留下設(shè)計好的圖案。

4.2刻蝕技術(shù)：

刻蝕可以使用液體或氣體的技術(shù)。

濕法刻蝕：使用化學(xué)溶液進行刻蝕的過程被稱為濕法刻蝕。

干法刻蝕：使用氣體或等離子體進行刻蝕的過程被稱為干法刻蝕。

·各向同性刻蝕(Isotropic Etching)：

定義 ：各向同性刻蝕是指刻蝕過程在所有方向上以相同的速率進行，即刻蝕垂直于晶圓表面和水平于晶圓表面的速率相同。

特點 ：這種刻蝕方式不區(qū)分材料的方向，導(dǎo)致側(cè)壁垂直于晶圓表面，形成類似圓筒或倒錐形的三維結(jié)構(gòu)。

應(yīng)用 ：常用于去除不需要的材料，或在需要形成均勻的三維結(jié)構(gòu)時使用。

各向異性刻蝕(Anisotropic Etching)：

定義 ：各向異性刻蝕是指刻蝕過程在不同方向上的速率不同，通常垂直于晶圓表面的速率遠(yuǎn)大于平行于晶圓表面的速率。

特點 ：這種刻蝕方式對材料方向敏感，導(dǎo)致側(cè)壁垂直于晶圓表面，而底部的刻蝕速率遠(yuǎn)低于側(cè)壁。

應(yīng)用 ：在各向異性刻蝕中，可以形成具有高深寬比的結(jié)構(gòu)，如V形槽、溝槽等，這些結(jié)構(gòu)對于制造集成電路中的晶體管和其他微電子器件非常重要。

總的來說，各向同性刻蝕和各向異性刻蝕的主要區(qū)別在于刻蝕速率在不同方向上的差異。這些不同的刻蝕技術(shù)被廣泛應(yīng)用于微電子制造中，以滿足各種不同的結(jié)構(gòu)和器件要求。

刻蝕過程需要精確控制，以確保只有不需要的材料被移除，而電路圖案保持不受影響。這個過程對于制造出精確的半導(dǎo)體器件至關(guān)重要。隨著技術(shù)的進步，刻蝕技術(shù)也在不斷發(fā)展，以支持更小、更復(fù)雜的集成電路的制造。在半導(dǎo)體制造過程中，刻蝕是一個關(guān)鍵步驟，用于根據(jù)光刻膠圖案轉(zhuǎn)移電路圖案到晶圓的表面。

刻蝕后，通常需要去除光刻膠，因為光刻膠不再用于圖案轉(zhuǎn)移，且可能影響后續(xù)工藝步驟。去除光刻膠的過程稱為去膠(或剝離)。

去膠的方法通常包括化學(xué)溶劑剝離和等離子體剝離?；瘜W(xué)溶劑剝離涉及使用特定的化學(xué)溶液溶解光刻膠，而等離子體剝離則使用等離子體處理來分解和去除光刻膠。

去除光刻膠的原因包括：

避免干擾 ：光刻膠可能會干擾后續(xù)的工藝步驟，如摻雜、沉積或進一步的刻蝕。

確保表面平整 ：光刻膠的存在可能會導(dǎo)致晶圓表面不平整，影響后續(xù)工藝的質(zhì)量。

便于檢查 ：去除光刻膠后，可以更容易地檢查刻蝕的質(zhì)量和完整性。

準(zhǔn)備后續(xù)工藝 ：去除光刻膠是準(zhǔn)備晶圓進行下一階段制造的關(guān)鍵步驟。

因此，刻蝕后去除光刻膠是半導(dǎo)體制造流程中的一個標(biāo)準(zhǔn)步驟。

想象在比指甲還小、比紙張還薄的半導(dǎo)體芯片上構(gòu)建一座大樓，確實是一個挑戰(zhàn)。光刻和刻蝕過程在晶圓上是分層次重復(fù)進行的，這里需要一種絕緣薄膜來分隔和保護堆疊的電路。這種薄膜被稱為薄絕緣層，涉及到在極小的尺度上進行精確的操作。

4.3多次重復(fù)的光刻和刻蝕：

在半導(dǎo)體制造中，光刻和刻蝕過程需要多次重復(fù)，每次都在晶圓上構(gòu)建一層新的電路結(jié)構(gòu)。這個過程類似于在多層印刷電路板(PCB)上構(gòu)建電路。

4.4絕緣薄膜的需求：

在構(gòu)建多層電路時，需要一個絕緣薄膜來分隔和保護這些堆疊的電路。這種薄膜被稱為薄絕緣層，對于確保電路的穩(wěn)定性和防止短路至關(guān)重要。

接下來，讓我們深入了解 沉積和離子注入(Ion Implementation) 過程：

5.沉積和離子注入過程：

5.1沉積：

沉積是在晶圓上涂覆一層極薄的薄膜(分子或原子級別)的過程。這種薄膜可以是導(dǎo)電材料或絕緣材料，用于構(gòu)建電路的不同部分。

由于薄膜非常薄，因此需要精確和復(fù)雜的技術(shù)來均勻地涂覆在晶圓上，從而賦予半導(dǎo)體電學(xué)特性。

由硅制成的半導(dǎo)體本身不導(dǎo)電，但通過添加雜質(zhì)，它能夠?qū)щ姴⒕哂袑?dǎo)電特性。薄膜沉積是半導(dǎo)體制造的核心工藝之一，作用是在晶圓表面通過物理/化學(xué)方法交替堆疊 SiO2、SiN 等絕緣介質(zhì)薄膜和Al、Cu 等金屬導(dǎo)電膜等，在這些薄膜上可以進行掩膜版圖形轉(zhuǎn)移(光刻)、刻蝕等工藝，最終形成各層電路結(jié)構(gòu)。由于制造工藝中需要薄膜沉積技術(shù)在晶圓上重復(fù) 堆疊薄膜，因此薄膜沉積技術(shù)可視為前道制造中的“加法工藝”。

5.2離子注入：

離子注入是將摻雜劑(如硼、磷)的離子加速并注入到硅中的過程。摻雜劑改變了硅的電學(xué)性質(zhì)，使其能夠?qū)щ姟?/p>

通過精確控制離子注入的深度和濃度，可以精確地調(diào)整半導(dǎo)體材料的電學(xué)特性。

這些步驟是制造高性能、高密度集成電路的關(guān)鍵。隨著技術(shù)的進步，這些過程也在不斷發(fā)展，以支持更小、更高效的半導(dǎo)體器件的制造。在半導(dǎo)體制造過程中，離子注入是一個關(guān)鍵步驟，它涉及將離子注入到晶圓的表面層，以改變其電學(xué)性質(zhì)。

離子注入后，通常需要對晶圓進行match拋光，這個過程被稱為化學(xué)機械拋光(Chemical Mechanical Polishing，簡稱CMP)。離子注入會導(dǎo)致晶圓表面變得粗糙，因為注入的離子會與晶圓材料發(fā)生碰撞，造成損傷和應(yīng)力。此外，離子注入可能會引起晶圓表面的形變或形成凸起。為了去除這些損傷、形變和凸起，確保后續(xù)工藝步驟的準(zhǔn)確性，需要進行拋光。

化學(xué)機械拋光(CMP)是一種常用的方法，它結(jié)合了化學(xué)反應(yīng)和機械磨擦來平滑晶圓表面。CMP不僅可以修復(fù)離子注入造成的損傷，還可以確保晶圓表面的平整度，這對于后續(xù)的光刻和圖案轉(zhuǎn)移步驟至關(guān)重要。因此，離子注入后進行拋光是一個必要的步驟，以確保半導(dǎo)體器件的性能和可靠性。

總結(jié)來說，通過晶圓制造、氧化、光刻、刻蝕、沉積和離子注入過程，晶圓變得具有導(dǎo)電性，并且在其上繪制了大量的電路。

接下來，我們來看看 金屬布線(Metal Wiring) 過程：

6.金屬布線過程：

6.1金屬布線的重要性：

為了使電路工作，必須施加電信號。這就需要根據(jù)電路圖案創(chuàng)建電流通過的路徑，這個過程被稱為金屬布線。

6.2金屬布線的過程：

金屬布線是通過沉積一層薄金屬膜來實現(xiàn)的，使用的材料包括鋁、鈦或鎢等。

這層金屬膜允許電流按照電路圖案通過半導(dǎo)體器件。

金屬導(dǎo)線(黃色)連接器件的層(紅色)

金屬布線是半導(dǎo)體制造的關(guān)鍵步驟之一，它確保了電流可以在復(fù)雜的電路結(jié)構(gòu)中有效流動。隨著技術(shù)的進步，金屬布線技術(shù)也在不斷發(fā)展，以支持更小、更復(fù)雜的集成電路的制造。

6.3金屬布線材料的選擇：

盡管銅的電阻比鋁低約40%，在半導(dǎo)體制造過程中通常避免使用銅。這是因為銅被稱為“半導(dǎo)體殺手”，它會迅速擴散到硅中并改變其電學(xué)性質(zhì)，可能導(dǎo)致晶體管無法正常工作。為了防止這種情況，使用一種叫做鉭(Ta)的金屬來在銅導(dǎo)體和器件層之間創(chuàng)建邊界。

鋁是半導(dǎo)體芯片中最常用的金屬互連材料，它很好地粘附在氧化層(二氧化硅)上，并且易于加工。

鋁傾向于與硅(Si)反應(yīng)，硅是晶圓的主要材料。當(dāng)鋁金屬導(dǎo)線在器件層中緊貼硅材料時，需要在兩者之間放置像鈦化合物這樣的阻擋金屬作為屏障。阻擋金屬：減少金屬間電阻 同時，在器件和接觸之間需要一個被稱為阻擋金屬的金屬或金屬化合物。在半導(dǎo)體加工中，精確連接非金屬和金屬材料非常困難。當(dāng)直接連接具有不同特性的兩種材料時，在金屬和硅之間的導(dǎo)帶差異會導(dǎo)致邊界處產(chǎn)生高電阻。這導(dǎo)致半導(dǎo)體功耗增加。為了避免這種情況，需要添加阻擋金屬。為了制造阻擋金屬，將鈦(Ti)或鈷(Co)等材料應(yīng)用于半導(dǎo)體器件的硅層頂部，金屬與硅原子發(fā)生反應(yīng)。這個過程稱為“硅化”，相應(yīng)的區(qū)域被稱為接觸硅化物。阻擋金屬還用于在過程中防止對器件的意外損害。

7.電子管芯分選：

EDS是確保半導(dǎo)體芯片無缺陷的測試過程。這是一個篩選出有缺陷芯片的測試步驟。

收益率是指相對于單個晶圓上最大芯片數(shù)量的優(yōu)質(zhì)芯片的百分比。

EDS是Electrical Die Sorting的縮寫，中文名稱為電子管芯分選。它是半導(dǎo)體制造過程中的一道關(guān)鍵工序，用于評估和分類晶圓上的芯片(die)，確保它們符合預(yù)定的電氣性能標(biāo)準(zhǔn)。EDS的主要目的是提高生產(chǎn)效率和產(chǎn)品質(zhì)量，減少后續(xù)工藝中的浪費，并確保半導(dǎo)體產(chǎn)品的性能和可靠性。以下是EDS的五個主要步驟：

1)電氣參數(shù)監(jiān)控(Electrical Parameter Monitoring, EPM)

EPM是EDS的第一步，它測試半導(dǎo)體集成電路中每個元件(如晶體管、電容器和二極管)的電氣參數(shù)，以確保它們符合標(biāo)準(zhǔn)。這一步驟提供數(shù)據(jù)，幫助優(yōu)化制造工藝和提高產(chǎn)品性能，但不是直接用于檢測不良產(chǎn)品。

2)晶圓老化測試(Wafer Aging Test)

老化測試旨在模擬芯片在實際使用中的老化過程，通過在特定溫度和電壓下測試晶圓，以發(fā)現(xiàn)早期可能出現(xiàn)的缺陷，從而提高最終產(chǎn)品的可靠性。

3)檢測(Testing)

在老化測試完成后，使用探針卡將芯片連接到測試裝置，進行溫度、速度和運動測試，以檢驗相關(guān)半導(dǎo)體功能。

4)修補(Repairing)

在某些情況下，一些不良芯片可能是可以修復(fù)的。通過替換存在問題的元件，可以修復(fù)這些芯片，從而提高整體良率。

5)點墨(Inking)

無法通過電氣測試的芯片在之前的步驟中已經(jīng)被篩選出來。點墨是通過在芯片上添加特殊標(biāo)記，以肉眼可見的方式區(qū)分它們。過去，這需要手動操作，但現(xiàn)在通常由系統(tǒng)根據(jù)測試數(shù)據(jù)自動完成。

通過這些步驟，EDS能夠有效地提高半導(dǎo)體制造的良率，減少不良產(chǎn)品的數(shù)量，并確保最終產(chǎn)品的質(zhì)量和可靠性。

半導(dǎo)體封裝在半導(dǎo)體制造和設(shè)計中扮演著核心角色，影響著功率、性能和成本，同時也是芯片基本功能的保障。封裝不僅保護晶圓，還負(fù)責(zé)連接芯片與電路板或其他芯片，并可能負(fù)責(zé)散熱。封裝可以是簡單組件的“經(jīng)典”封裝，如TO、SIL、QIP或QFN封裝，也可以是高級封裝，如2.5D、倒裝芯片、晶圓級芯片封裝(WLCSP)、3D IC、扇出晶圓級封裝(FOWLP)、混合鍵合和系統(tǒng)級封裝(SiP)。

這些封裝采用不同材料，如聚合物、陶瓷、硅，并具備主動或被動功能。隨著半導(dǎo)體封裝技術(shù)的進步，它已成為半導(dǎo)體設(shè)計的關(guān)鍵部分，各大代工廠和OSAT公司正在競爭中擴大市場份額。(注：OSAT公司，即外包半導(dǎo)體組裝和測試(Outsourced Semiconductor Assembly and Test)公司，是在半導(dǎo)體行業(yè)中扮演重要角色的專業(yè)服務(wù)提供商。)

8.封裝過程：

這是半導(dǎo)體制造過程的最后一步。通過前述步驟完成的晶圓被切割成單個半導(dǎo)體芯片，這些芯片可以裝載在電子半導(dǎo)體設(shè)備上。

單個芯片必須有一條路徑與外界交換電信號，并且有一個形式來保護它免受各種外部元素的影響。

晶圓被切割成單個芯片，切割后的芯片被放置在PCB板上。

在鍵合步驟中，將放置在基板上的半導(dǎo)體芯片的接觸點與基板的接觸點連接起來。然后通過模制完成芯片封裝到所需的形狀。

經(jīng)過最終測試、密封和貼上產(chǎn)品名稱標(biāo)簽后，我們常見的半導(dǎo)體芯片就完成了。

這些步驟確保了半導(dǎo)體芯片的質(zhì)量和可靠性，它們是現(xiàn)代電子設(shè)備中不可或缺的組成部分。隨著技術(shù)的不斷進步，這些制造過程也在不斷地改進，以生產(chǎn)更小、更快、更高效的芯片。切割后，經(jīng)過測試，芯片廠會將Flash Die分為合格和不合格的產(chǎn)品，測試合格的Flash Die進行封裝，不合格的降級晶圓是一些殘留邊緣，原廠會進行報廢處理，也有很多流到下游封裝廠進行處理，回收利用，稱為黑膜墨水ink Die(黑膜晶圓指的是不良品)，最后被一些小制造商用于低價捆綁SD卡和U盤等產(chǎn)品。

二、芯片制造趨勢與挑戰(zhàn)

2.1 圖案轉(zhuǎn)移

圖案轉(zhuǎn)移技術(shù)的進步是推動半導(dǎo)體行業(yè)快速發(fā)展的關(guān)鍵因素，它使得制造更小、更復(fù)雜的電子組件成為可能。在圖案轉(zhuǎn)移技術(shù)中的一個重大進步是先進光刻技術(shù)的發(fā)展。光刻是使用光或其他輻射源將圖案轉(zhuǎn)移到表面的過程。近年來，開發(fā)了極紫外(EUV)光刻和多圖案技術(shù)，以實現(xiàn)更小、更復(fù)雜圖案的創(chuàng)建。EUV光刻使用非常短波長的光在硅晶圓上創(chuàng)建非常精細(xì)的圖案。

這種技術(shù)能夠創(chuàng)建僅幾納米大小的特征，這對于制造微處理器等高級電子組件至關(guān)重要。多圖案是另一種先進的光刻技術(shù)，能夠創(chuàng)建更小的圖案。這種技術(shù)將單一圖案分解為多個較小的圖案，然后轉(zhuǎn)移到晶圓表面。這使得可以創(chuàng)建小于光刻使用的輻射波長的圖案。

2.2 摻雜

摻雜是通過向硅晶圓中添加雜質(zhì)來改變其電學(xué)性質(zhì)。摻雜技術(shù)的進步是推動半導(dǎo)體行業(yè)快速發(fā)展的關(guān)鍵因素，它使得制造更先進的電子組件成為可能。摻雜技術(shù)中的一個重大進步是用于摻雜的新材料的開發(fā)。傳統(tǒng)上，硼和磷是最常用的摻雜材料，因為它們分別可以形成p型和n型半導(dǎo)體。然而，近年來，開發(fā)了如鍺、砷和銻等新材料，可以用來制造更復(fù)雜的電子組件。摻雜技術(shù)的另一個進步是更精確的摻雜技術(shù)的開發(fā)。

過去，離子注入是用于摻雜的主要技術(shù)，涉及加速離子到高速，然后將它們植入晶圓表面。雖然離子注入仍然常用，但分子束外延(MBE)和化學(xué)氣相沉積(CVD)等新技術(shù)已經(jīng)開發(fā)出來，使得可以更精確地控制摻雜過程。

2.3 沉積

沉積是半導(dǎo)體制造中的一個關(guān)鍵過程，涉及在襯底上沉積薄層材料。這個過程可以通過物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)等不同的技術(shù)實現(xiàn)。半導(dǎo)體制造中沉積技術(shù)的最新進展包括金屬有機化學(xué)氣相沉積(MOCVD)、卷對卷沉積和等離子體增強沉積。

2.4 刻蝕

刻蝕涉及移除半導(dǎo)體材料的具體部分以創(chuàng)建圖案或結(jié)構(gòu)。刻蝕技術(shù)的進步是推動半導(dǎo)體行業(yè)快速發(fā)展的關(guān)鍵因素，它使得制造更小、更復(fù)雜的電子組件成為可能。刻蝕技術(shù)中的一個重大進步是新的刻蝕技術(shù)的開發(fā)。過去，濕法刻蝕是主要的刻蝕技術(shù)，涉及將晶圓浸入溶解材料的溶液中。然而，濕法刻蝕不精確，可能會損壞鄰近的結(jié)構(gòu)。開發(fā)了如反應(yīng)離子刻蝕(RIE)和等離子體刻蝕等干法刻蝕技術(shù)，這些技術(shù)允許更精確和受控的刻蝕。

RIE是一種使用等離子體有選擇地從晶圓上移除材料的技術(shù)，允許對刻蝕過程進行精確控制。等離子體刻蝕是一種類似的技術(shù)，使用氣體等離子體移除材料，但具有可以有選擇地移除特定材料(如金屬或硅)的優(yōu)點。

2.5 封裝

半導(dǎo)體制造中的封裝過程涉及將集成電路封裝在一個保護性外殼中，同時為外部世界提供電氣連接。封裝過程可能會影響最終產(chǎn)品的性能、可靠性和成本。

3D封裝是一種將多個晶圓堆疊在一起以創(chuàng)建高密度集成電路的技術(shù)。這種技術(shù)可以減少設(shè)備的整體尺寸，提高性能，同時降低功耗。扇出封裝是一種將集成電路嵌入薄層環(huán)氧樹脂中的技術(shù)，電氣連接通過從晶圓向外扇出的銅柱實現(xiàn)。這種技術(shù)實現(xiàn)了具有較小外形尺寸的高密度封裝。系統(tǒng)級封裝(SiP)是一種將多個芯片、傳感器和其他組件集成到單一封裝中的技術(shù)。這種技術(shù)可以減少設(shè)備的整體尺寸，同時提高性能。

三、當(dāng)前半導(dǎo)體行業(yè)的發(fā)展現(xiàn)狀

根據(jù)巴克萊銀行分析師對中國芯片制造能力增長相關(guān)情況的歸納總結(jié)如下：

1.產(chǎn)能增長預(yù)測：巴克萊銀行的分析師預(yù)計，中國芯片制造能力將在接下來的5至7年內(nèi)翻倍，這一增長速度超出了市場預(yù)期。

2 .晶圓廠現(xiàn)狀：TrendForce的數(shù)據(jù)顯示，中國目前擁有44個運營中的晶圓廠，包括25個12英寸、4個6英寸和15個8英寸的生產(chǎn)線。同時，還有22個晶圓廠正在建設(shè)中,其中15家是12英寸設(shè)施，8家是8英寸晶圓廠。

3 .未來晶圓廠建設(shè)：中芯國際、Nexchip、CXMT和Silan等公司計劃到2024年底新增10個晶圓廠，屆時將共有32個大型晶圓廠，主要采用成熟工藝。

4 .設(shè)備采購加速：中國公司正在加速采購關(guān)鍵的芯片制造設(shè)備，以支持產(chǎn)能的快速擴張，特別是光刻設(shè)備進口價值大幅增長。

5 .成熟工藝的利用：新增加的產(chǎn)能大部分將用于生產(chǎn)采用成熟技術(shù)(28納米及以上)的芯片，這些芯片雖然技術(shù)較舊，但在多個行業(yè)中仍有廣泛需求。

6 .市場供應(yīng)過剩風(fēng)險：盡管存在市場供應(yīng)過剩的可能性，但這一情況可能要到2026年或之后才會顯現(xiàn)，具體時間取決于芯片的質(zhì)量和潛在的貿(mào)易限制。

7.全球工藝產(chǎn)能比例：TrendForce預(yù)計，從2023年到2027年，全球成熟與先進(小于16納米)工藝的產(chǎn)能比例大約為7:3。中國的成熟工藝產(chǎn)能預(yù)計將增長，從29%增至33%。

8.市場影響：隨著中國成熟工藝產(chǎn)能的增長，本地化生產(chǎn)趨勢將更加明顯，可能會對二線和三線代工廠造成客戶流失和定價壓力，受到促進本地生產(chǎn)政策的推動，像中芯國際和華虹集團這樣的巨頭預(yù)計將引領(lǐng)這一增長，可能會造成成熟工藝大量涌入全球市場，甚至可能引發(fā)全球市場上的價格戰(zhàn)。

這些預(yù)測和趨勢表明，中國在全球半導(dǎo)體行業(yè)中的地位正在提升，同時也指出了全球市場可能面臨的挑戰(zhàn)和機遇。

小結(jié)

半導(dǎo)體制造過程確實是技術(shù)持續(xù)發(fā)展的關(guān)鍵，其復(fù)雜性要求極高的精度和先進技術(shù)。這一過程從晶圓制造開始，包括拋光、氧化、光刻、蝕刻、沉積、離子注入等多個步驟，最終通過電氣晶圓分類和封裝來完成。每個步驟都對最終產(chǎn)品的性能和質(zhì)量至關(guān)重要。

半導(dǎo)體行業(yè)目前面臨多重挑戰(zhàn)，如成本上升、技術(shù)升級需求以及來自國內(nèi)外的激烈競爭。但同時，新興領(lǐng)域如汽車和人工智能對高性能半導(dǎo)體的需求不斷增長，為行業(yè)帶來新的發(fā)展機遇。

盡管半導(dǎo)體制造業(yè)的未來存在不確定性，但其作為技術(shù)發(fā)展核心的地位不容置疑。深入了解這一過程，以及行業(yè)所面臨的挑戰(zhàn)和機遇，有助于我們更全面地認(rèn)識半導(dǎo)體在現(xiàn)代世界中的核心作用及其未來發(fā)展的無限潛力。