混合鍵合，成為“芯”寵

來源：半導(dǎo)體行業(yè)觀察 ，作者杜芹DQ

隨著摩爾定律逐漸進(jìn)入其發(fā)展軌跡的后半段，芯片產(chǎn)業(yè)越來越依賴先進(jìn)的封裝技術(shù)來推動性能的飛躍。在封裝技術(shù)由平面走向更高維度的2.5D和3D時，互聯(lián)技術(shù)成為關(guān)鍵中的關(guān)鍵。面對3D封裝日益增長的復(fù)雜性和性能要求，傳統(tǒng)互聯(lián)技術(shù)如引線鍵合、倒裝芯片鍵合和硅通孔（TSV）鍵合等，正逐步顯露其局限。在這種背景下，混合鍵合技術(shù)以其革命性的互聯(lián)潛力，正成為行業(yè)的新寵。

四大主要的互聯(lián)技術(shù)

（圖源：SK海力士）

混合鍵合，或稱為Hybrid Bonding，主要有兩種使用方式。第一種是晶圓到晶圓，用于CIS 和NAND，在這些領(lǐng)域，混合鍵合已經(jīng)證明了其效率。銅混合鍵合最早出現(xiàn)在2016年，當(dāng)時索尼將這項(xiàng)技術(shù)用于CMOS圖像傳感器；另一種是裸片到晶圓混合鍵合，這比晶圓間鍵合更加困難，但這種工藝變化對于邏輯和高帶寬內(nèi)存 (HBM) 很有意義。

晶圓對晶圓（Wafer-to-Wafer，W2W）混合鍵合的步驟流程（來源：應(yīng)用材料）

裸片對晶圓（Die-to-Wafer，D2W）混合鍵合的步驟流程（來源：應(yīng)用材料）

混合鍵合技術(shù)具有以下特點(diǎn)：1）它允許不同的芯片層，如存儲器層和邏輯層，在無需通過硅通孔（TSV）的情況下直接互連，顯著提高信號傳輸速度并降低功耗；2）通過芯片和晶圓之間的直接銅對銅鍵合，最大限度地縮短導(dǎo)線長度；3）與傳統(tǒng)TSV技術(shù)相比，混合鍵合減少了層間物理連接的需求，使芯片設(shè)計更緊湊，有利于實(shí)現(xiàn)更高性能和密度。據(jù)悉，在應(yīng)用混合鍵合時，1平方毫米的面積內(nèi)可連接10,000至100,000個通孔；4）混合鍵合還可減少芯片內(nèi)部的機(jī)械應(yīng)力，提高產(chǎn)品的整體可靠性，同時支持更高的數(shù)據(jù)傳輸速度和更低的能耗。

混合鍵合已成為芯片蓋樓、未來3D封裝的一項(xiàng)關(guān)鍵技術(shù)，是實(shí)現(xiàn)高性能、高密度和低功耗芯片設(shè)計的關(guān)鍵技術(shù)之一。在這樣的背景下，晶圓廠、存儲廠、設(shè)備廠，都盯上了混合鍵合。

混合鍵合的先行者們

混合鍵合技術(shù)已成為晶圓制造業(yè)的共識，行業(yè)巨頭如臺積電、三星和英特爾正在競相推進(jìn)5納米及更先進(jìn)制程技術(shù)的開發(fā)。在這一進(jìn)程中，混合鍵合技術(shù)顯得尤為關(guān)鍵，被視為高端制造的必由之路。

臺積電：唯一實(shí)現(xiàn)混合鍵合商業(yè)化的公司

在混合鍵合領(lǐng)域，全球排名第一的晶圓代工公司臺積電最有發(fā)言權(quán)。臺積電是迄今為止唯一一家將混合鍵合商業(yè)化的芯片公司。臺積電的3D封裝-SoIC就是使用的混合鍵合技術(shù)，該服務(wù)名為3DFabric，已應(yīng)用于AMD V-Cache。

據(jù)臺積電的公開資料顯示，憑借創(chuàng)新的鍵合方案，SoIC技術(shù)為芯片 I/O 提供了強(qiáng)大的鍵合間距可擴(kuò)展性，從而實(shí)現(xiàn)了高密度芯片間互連。鍵距從低于10 μm的規(guī)則開始。與當(dāng)前業(yè)界最先進(jìn)的封裝解決方案相比，短芯片到芯片連接具有更小的外形尺寸、更高的帶寬、更好的電源完整性 (PI)、信號完整性 (SI) 和更低的功耗。

臺積電展示的SoC-Exceptional-scalability

（來源：臺積電）

臺積電的SoIC技術(shù)將同構(gòu)和異構(gòu)小芯片集成到單個類似 SoC 的芯片中，該芯片具有更小的占地面積和更薄的外形，可以整體集成到先進(jìn)的 WLSI（又名 CoWoS 服務(wù)和 InFO）中。從外觀上看，新集成的芯片就像通用的SoC芯片一樣，但嵌入了所需的異構(gòu)集成功能。

SoIC與SoC的外觀對比

（來源：臺積電）

三星：積極引入混合鍵合

三星電子正開始認(rèn)真引入混合鍵合，三星“一條腿”是為了增強(qiáng)其代工能力，另一條腿是在HBM上發(fā)力。

據(jù)業(yè)界2月1日消息，Besi Semiconductor和應(yīng)用材料正在三星電子天安園區(qū)安裝混合鍵合相關(guān)設(shè)備。天安園區(qū)是三星電子的先進(jìn)封裝生產(chǎn)基地。該設(shè)備預(yù)計將用于 X-Cube 和 SAINT 等下一代封裝解決方案。據(jù)業(yè)內(nèi)人士透露：“據(jù)我所知，該設(shè)備用于非內(nèi)存封裝?！?/p>

據(jù)了解，三星電子的最新投資主要是為了加強(qiáng)其先進(jìn)封裝能力。三星電子正準(zhǔn)備推出采用混合鍵合的 X-Cube。業(yè)界預(yù)測，混合鍵合也可以應(yīng)用于三星電子計劃從今年開始推出的Saint平臺。該公司計劃提供3D封裝服務(wù)，例如Saint-S（將SRAM堆疊在邏輯芯片上）、Saint-L（將邏輯芯片堆疊在邏輯芯片上）以及Saint-D（將DRAM芯片堆疊在邏輯芯片上）。

業(yè)界預(yù)測，三星電子對混合鍵合設(shè)施的投資可能會贏得英偉達(dá)和AMD等大客戶的青睞。這是因?yàn)檫@些無晶圓廠客戶的AI芯片中所用的CoWoS封裝對混合鍵合的需求正在增加。

另一方面，據(jù)三星電子執(zhí)行副總裁兼 DRAM 產(chǎn)品與技術(shù)團(tuán)隊(duì)負(fù)責(zé)人 SangJoon Hwang 在三星博客上發(fā)表的社論博客文章，三星的HBM4 將于 2025 年推出。HBM4內(nèi)存將采用一些針對高熱性能進(jìn)行優(yōu)化的技術(shù)，例如非導(dǎo)電膜（NCF）組裝和混合銅鍵合（HCB）。

英特爾：混合鍵合呼之欲出

在晶體管誕生75周年的2022年IEDM會議上，英特爾就展示了其采用混合鍵合技術(shù)，致力于將封裝技術(shù)密度提升10倍的雄心。英特爾計劃將這一技術(shù)應(yīng)用于其3D封裝技術(shù)Foveros Direct，該技術(shù)已在去年實(shí)現(xiàn)了商業(yè)化推廣。

在今年的ECTC上，英特爾發(fā)表了一篇有關(guān)混合鍵合技術(shù)的論文。圖左側(cè)的技術(shù)稱為 Foveros，凸塊間距為50微米，每平方毫米大約有400個凸塊。未來，英特爾的目標(biāo)是將凸塊間距縮小至約10微米，并實(shí)現(xiàn)每平方毫米10,000個凸塊。

下圖比較了傳統(tǒng)凸點(diǎn)接合技術(shù)與混合接合技術(shù)。與底部填充相比，混合鍵合技術(shù)可將互連間距減小至10微米以下，從而實(shí)現(xiàn)更高的載流能力、更密集的銅互連密度以及更好的熱性能。但是，混合鍵合技術(shù)需要新的制造、處理、清潔和測試方法。

據(jù)報道，英特爾有望在2024年率先在其邏輯芯片與互連器之間采用混合鍵合技術(shù)。Foveros Direct預(yù)計將采用晶粒對晶圓的混合鍵合方法，其間距預(yù)計在9至10微米之間。相比之下，英特爾的Meteor Lake產(chǎn)品采用熱壓縮鍵合（TCB）技術(shù)的間距為36微米，而Lakefield產(chǎn)品采用通過硅孔（TSV）的凸塊連接技術(shù)的間距為55微米。

SK海力士：HBM率先引入混合鍵合

存儲廠商SK海力士也盯上了混合鍵合。

去年，SK海力士憑借在高帶寬存儲器（HBM）芯片的領(lǐng)先，成為這一輪AI熱潮的重度獲利者。但你可能不知道的是，SK海力士在封裝技術(shù)也有很聞名。例如，SK海力士所開發(fā)的CoC（片上芯片）封裝技術(shù)，能將兩個（或更多）芯片電連接在一起，無需 TSV（硅通孔）；K海力士還開發(fā)了異構(gòu)集成和扇出RDL技術(shù)等先進(jìn)封裝技術(shù)。去年，SK海力士正是由于率先在第五代HBM的生產(chǎn)中引入了大規(guī)?；亓鞒尚偷撞刻畛?(MR-MUF) 工藝，從而保持了HBM行業(yè)領(lǐng)導(dǎo)者的地位。

SK海力士的MR-MUF技術(shù)提高了HBM超過100,000個微凸塊互連的質(zhì)量。此外，該封裝技術(shù)充分增加了熱虛擬凸塊的數(shù)量，同時由于采用了高導(dǎo)熱率的模制底部填充（MUF）材料，因此與競爭對手相比，散熱性能更加出色。這一進(jìn)步幫助SK海力士增加了其在HBM市場的份額，并最終在HBM3領(lǐng)域占據(jù)了領(lǐng)先地位。

如今SK海力士正在HBM芯片中積極推進(jìn)“混合鍵合”新工藝，以維持其在全球市場的領(lǐng)先地位。那么，為什么HBM要采用混合鍵合技術(shù)呢？

首先讓我們再來熟悉下HBM芯片，所謂的HBM，其實(shí)就是通過堆疊DRAM層數(shù)來提高數(shù)據(jù)處理速度的存儲器。其主要通過TSV+填充物的方式來連接DRAM層。據(jù)SK海力士稱，HBM芯片目前的標(biāo)準(zhǔn)厚度為720微米（μm）。“當(dāng)HBM的層數(shù)達(dá)到12層甚至更多時，可能會出現(xiàn)高度方面的問題，這就需要運(yùn)用混合鍵合技術(shù)來解決”SK海力士的晶圓鍵合負(fù)責(zé)人Kang Ji-ho曾在一次會議上表示。SK海力士預(yù)計，2026年左右投入量產(chǎn)的的第六代HBM（即HBM4），其層數(shù)要求可高達(dá)16層，這對現(xiàn)有封裝技術(shù)提出了巨大的挑戰(zhàn)。

混合鍵合技術(shù)是HBM領(lǐng)域的未來發(fā)展趨勢。簡單來說，如果把HBM想象成一座多層大樓，其中每一層都承載著存儲數(shù)據(jù)的任務(wù)，當(dāng)大樓層數(shù)過多時，僅靠傳統(tǒng)的通過硅通孔（TSV）+填充物的連接方式不足以維持其穩(wěn)定且可靠。而混合鍵合技術(shù)就好比在每一層之間涂上了一種特殊的“膠水”，這樣就不需要額外的支撐物來固定這些層了，能顯著減小芯片的厚度。

簡而言之，通過混合鍵合技術(shù)，他們能夠制造出既高效又小巧的高層內(nèi)存芯片?；旌湘I合也被稱為是“夢想封裝技術(shù)”。

SK海力士率先宣布在今年將混合鍵合應(yīng)用于HBM4產(chǎn)品，繼續(xù)引領(lǐng)HBM技術(shù)發(fā)展，這將為HBM4產(chǎn)品的性能和功耗帶來革命性的提升。

目前，SK海力士取得了一定的進(jìn)展。就在去年12月份在美國舉行的全球半導(dǎo)體會議IEDM 2023上，SK海力士透露了其已確保HBM制造中使用的混合鍵合工藝的可靠性。該公司報告稱，其第三代HBM產(chǎn)品（HBM2E）采用了8層堆疊DRAM，并且在采用混合鍵合工藝后順利通過了所有可靠性測試。在這次測試中，SK海力士對HBM在高溫環(huán)境下的使用壽命進(jìn)行了評估，并檢查了產(chǎn)品在客戶焊接芯片過程中可能出現(xiàn)的潛在問題，涵蓋了四個主要方面。雖然本次測試是在第三代產(chǎn)品上進(jìn)行的，其要求遠(yuǎn)低于HBM4規(guī)格，但這也展示出了混合鍵合的潛力。

使用SK海力士混合鍵合的HBM2E可靠性測試結(jié)果

據(jù)報道，SK海力士預(yù)計將在2025至2026年間實(shí)現(xiàn)其混合鍵合技術(shù)的商業(yè)化。最新的韓國媒體消息指出，SK海力士近期與臺積電共同發(fā)起了名為“One Team Strategy”的聯(lián)盟，兩家將共同研發(fā)第六代HBM（高帶寬存儲器）芯片，即HBM4。在這一合作中，臺積電預(yù)計將承擔(dān)HBM4芯片部分工藝的制造任務(wù)，特別可能包括關(guān)鍵的封裝工藝，以增強(qiáng)產(chǎn)品的兼容性和性能。對此，SK海力士方面表示：“對于聯(lián)盟的具體情況，公司不予置評?！?/p>

設(shè)備廠商，混合鍵合的“賣鏟人”

混合鍵合技術(shù)，不是易事。其面臨的主要技術(shù)挑戰(zhàn)是：以經(jīng)濟(jì)成本實(shí)現(xiàn)無缺陷的銅對銅接合，并且芯片對芯片的對準(zhǔn)誤差幾乎為零。這需要對上下游工藝以及設(shè)備設(shè)計進(jìn)行重大修改。在此過程中，集成流程開發(fā)和協(xié)同優(yōu)化在這里發(fā)揮著關(guān)鍵作用。

在執(zhí)行芯片或晶圓間的混合鍵合時，必須保證它們的表面達(dá)到接近原子層級的極致清潔度，并進(jìn)行至關(guān)重要的步驟——精確地對齊并鍵合二氧化硅絕緣層與銅接觸點(diǎn)。這一過程需要極度潔凈和高精度的鍵合設(shè)備。首先，需要利用清潔和等離子體激活設(shè)備為鍵合做好充分準(zhǔn)備。緊接著，在第二階段，使用鍵合機(jī)器精確地將集成電路放置到晶圓上?？紤]到這些設(shè)備的高端精密性要求，它們的成本相對較高，與前端制造設(shè)備的價格不相上下。根據(jù)Besi的報價，每臺鍵合設(shè)備的成本在200萬至250萬歐元之間。

在混合鍵合領(lǐng)域，主要的設(shè)備供應(yīng)商包括應(yīng)用材料公司（Applied Materials）、KLA Tencor、Lam Research、ASM Pacific Technology（ASMPT）和BE Semiconductor Industries（BESI）。正如淘金時代的鏟子、篩網(wǎng)對淘金者至關(guān)重要一樣，混合鍵合設(shè)備是芯片制造商實(shí)現(xiàn)技術(shù)突破的基礎(chǔ)工具。它們的設(shè)備精度、可靠性和創(chuàng)新程度直接關(guān)系到芯片制造商是否能在激烈的市場競爭中勝出。

由于與英特爾和臺積電的長期合作關(guān)系，荷蘭后端專家Besi目前在芯片對晶圓混合鍵合領(lǐng)域處于有利地位。據(jù)其首席執(zhí)行官布里克曼表示，八年前臺積電要求Besi公司開始為其技術(shù)開發(fā)鍵合機(jī)?！芭_積電在整個學(xué)習(xí)曲線過程中幫助了我們，”他在去年接受New Street Research公司Pierre Ferragu采訪時說?！拔覀兲幱谝粋€獨(dú)特的情況，擁有正確的客戶。從一開始我們就一直在選擇贏家。與應(yīng)用材料的合作在理解潔凈室環(huán)境的要求方面極為有幫助?！?/p>

Besi和應(yīng)用材料在混合鍵合領(lǐng)域有著密切的合作。自2020年10月以來，Besi和 Applied 公司通過在新加坡建立卓越中心 (CoE) 來進(jìn)行技術(shù)開發(fā)。縱觀兩家公司的混合鍵合產(chǎn)品組合，Besi主要是批量生產(chǎn)混合鍵合芯片貼裝設(shè)備，而Applied則生產(chǎn)從電介質(zhì)沉積設(shè)備到等離子體設(shè)備和化學(xué)機(jī)械拋光（CMP）設(shè)備等各種設(shè)備。應(yīng)用材料公司的Insepra SiCN和 Catalyst CMP系統(tǒng)可實(shí)現(xiàn)與新材料的最先進(jìn)的混合鍵合并增強(qiáng)表面處理。如前文所述的三星的產(chǎn)線也是Besi和應(yīng)用材料共同作用的結(jié)果。據(jù)Besi透露，建設(shè)一條清潔和鍵合生產(chǎn)線的總成本約為500萬到600萬歐元。應(yīng)用材料公司和Besi各自占據(jù)其中的一半，具體取決于應(yīng)用領(lǐng)域——存儲器或邏輯芯片。

2021年，在COVID危機(jī)期間的半導(dǎo)體熱潮中，Besi宣布，英特爾和臺積電都承諾購買50臺混合鍵合機(jī)。訂單真正開始增長是在2023年，所以這些計劃似乎有些延遲，但Besi表示它已經(jīng)有能力每年生產(chǎn)180臺混合鍵合機(jī)。如果這個產(chǎn)能得到充分利用，將意味著額外的4億歐元銷售額。

奧地利的EV Group多年來提供了一種用于清潔芯片和晶圓并為放置系統(tǒng)做準(zhǔn)備的等離子體激活系統(tǒng)。EVG與ASM Pacific合作，后者提供鍵合機(jī)。EVG已經(jīng)在混合晶圓對晶圓鍵合市場上證明了自己，在這個市場上領(lǐng)先，擁有數(shù)百臺機(jī)器。幾乎所有手機(jī)中的傳感器都經(jīng)過了EVG設(shè)備的晶圓對晶圓過程。在高端CMOS傳感器市場，EVG正在與日本的TEL競爭。

混合鍵合，已成為芯片發(fā)展的重要趨勢。目前的首要任務(wù)是，行業(yè)需要共同努力，推動芯片到晶圓混合鍵合技術(shù)的大規(guī)模生產(chǎn)。隨著越來越多的企業(yè)投身于這一創(chuàng)新領(lǐng)域，我們有理由相信混合鍵合技術(shù)將在不久的將來迎來突破性的發(fā)展。

展望未來，隨著高速通信需求的不斷增長，銅互連將無法滿足傳輸需求，光互連技術(shù)將成為未來發(fā)展的一大選擇。