0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Achronix完成其基于16nm FinFET+工藝的Speedcore eFPGA技術(shù)量產(chǎn)級測試芯片的驗證

西西 ? 作者:廠商供稿 ? 2018-01-19 15:02 ? 次閱讀

要點:

術(shù)量產(chǎn)級測試芯片的驗證

Speedcore驗證芯片通過了嚴格的整套測試,同時所有功能已獲驗證

在所有的運行條件下,復(fù)雜的設(shè)計均可運行在500MHz速率

美國加利福尼亞州圣克拉拉市--2018年1月19日—基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)領(lǐng)域領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布:已完成了其采用臺積電(TSMC)16nm FinFET+工藝技術(shù)的SpeedcoreTM eFPGA量產(chǎn)驗證芯片的全芯片驗證。通過在所有的運行情況下都采用嚴格的實驗室測試和自動測試設(shè)備(ATE)測試,驗證了Speedcore測試芯片的完整功能。

Speedcore IP是一種完全排列架構(gòu)技術(shù),可以構(gòu)建密度范圍可從少于1萬個查找表(LUT)一直到2百萬個查找表再加大容量的嵌入式存儲器和數(shù)字信號處理器DSP)單元。通過特別為嵌入到系統(tǒng)級芯片(SoC)和專用芯片(ASIC)中而設(shè)計,Speedcore eFPGA IP代表新一代的可編輯邏輯技術(shù)。它支持SoC開發(fā)人員在其器件中設(shè)計可編程性,從而使這些器件成為具備可編程硬件加速功能的平臺,來應(yīng)對不斷變化的標準,或使其產(chǎn)品不會過時。與獨立FPGA芯片相比,Speedcore eFPGA提供了更小的片芯面積、更高的性能、更低的功耗和更低的總體系統(tǒng)成本。

Speedcore驗證芯片已通過了采用Speedcore 16t驗證板的驗證項目,該驗證板是一種可提供給潛在客戶來全面評估Speedcore eFPGA功能的平臺;用戶能夠獲得許多針對特定應(yīng)用的、運行在500MHz的參考設(shè)計,也可以通過運行配套的ACE設(shè)計工具套件來評估Speedcore的功能,以及探索驗證設(shè)計理念。有關(guān)功能可通過觀看演示視頻了解,請訪問http://bit.ly/2FIs5pt。

“自Achronix于一年多以前宣布開始供貨以來,對Speedcore eFPGA技術(shù)的需求一直呈指數(shù)級增長,”Achronix市場營銷副總裁Steve Mentor說道。“許多對Speedcore eFPGA感興趣的公司都提出要求,提供一個平臺來測試他們的硬件加速算法,以作為其核簽條件之一。Speedcore 16t驗證平臺是一個非常好的工具,在最終為其SoC確定所用Speedcore的需求之前,允許這些公司在500MHz速率硬件上運行其復(fù)雜的設(shè)計?!?/p>

Achronix創(chuàng)紀錄的一年

本新聞是Achronix在2017年實現(xiàn)營業(yè)收入比上年增長7倍并將超過1億美元之后發(fā)出的,這得益于其Speedster22i系列FPGA產(chǎn)品的銷售,以及其Speedcore eFPGA硅知識產(chǎn)權(quán)(IP)產(chǎn)品的授權(quán)。此外,Achronix的員工人數(shù)在2017年增加了30%,并將在2018年繼續(xù)擴大團隊,以支持對其Speedcore和SpeedchipTM定制化的嵌入式FPGA(eFPGA)產(chǎn)品的強烈需求。

在2017年12月份,Achronix榮獲2017年度電子行業(yè)成就獎(2017 ACE Awards)中的年度杰出公司大獎。這項榮耀卓著的大獎授予那些電子行業(yè)的真正領(lǐng)導(dǎo)者,旨在表彰其展現(xiàn)出的最高水準的專業(yè)性、員工發(fā)展與挽留、客戶服務(wù)、卓越技術(shù)及盈利增長能力。

關(guān)于Speedcore嵌入式FPGA(eFPGA)

Speedcore嵌入式FPGA(eFPGA)IP產(chǎn)品可以被集成到ASIC或者SoC之中,以提供定制的可編程芯片結(jié)構(gòu)??蛻敉ㄟ^細化其所需的邏輯功能、存儲器和DSP資源,然后Achronix將配置Speedcore IP以滿足其個性化的需求。Speedcore查找表(LUT)、RAM單元和DSP64單元可以像積木一樣組裝起來,從而為任何應(yīng)用創(chuàng)建最優(yōu)化的可編程功能結(jié)構(gòu)。

通過提供更小的片芯面積、更高的性能、更低的功耗和更低的整體系統(tǒng)成本,Speedcore eFPGA是5G無線、AI/ML、高性能計算、數(shù)據(jù)中心和汽車市場中硬件加速器應(yīng)用的理想解決方案。

關(guān)于Achronix半導(dǎo)體公司

Achronix是一家私有的、采用無晶圓廠模式的半導(dǎo)體公司,總部位于美國加利福尼亞州圣克拉拉市。公司開發(fā)了自己的FPGA技術(shù),該技術(shù)是Speedster22i FPGA及Speedcore eFPGA技術(shù)的基礎(chǔ)。Achronix的所有FPGA產(chǎn)品均由其ACE設(shè)計工具提供支持,該工具還集成了對Synopsys(納斯達克股票市場代碼:SNPS)Synplify Pro工具的支持。

公司在美國、歐洲和中國都設(shè)有銷售辦公室和代表處,在印度班加羅爾設(shè)有一間研發(fā)和設(shè)計辦公室。

Achronix和Speedster是Achronix Semiconductor Corporation的注冊商標,Speedcore和Speedchip是Achronix Semiconductor Corporation的商標。所有其它品牌、產(chǎn)品名稱和商標都各自屬于其所有者的財產(chǎn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21621

    瀏覽量

    601241
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1183

    瀏覽量

    120225
  • FinFET
    +關(guān)注

    關(guān)注

    12

    文章

    247

    瀏覽量

    90106
  • Achronix
    +關(guān)注

    關(guān)注

    1

    文章

    72

    瀏覽量

    22509
  • efpga
    +關(guān)注

    關(guān)注

    1

    文章

    32

    瀏覽量

    15668
收藏 人收藏

    評論

    相關(guān)推薦

    銳成芯微推出基于8nm工藝的PVT Sensor IP

    近日,銳成芯微基于8nm工藝工藝、電壓、溫度傳感IP(PVT Sensor IP,下同)完成測試,
    的頭像 發(fā)表于 11-08 16:17 ?109次閱讀

    Primemas選擇Achronix eFPGA技術(shù)用于Chiplet平臺

    Chiplet (Hublet) 平臺的無晶圓廠半導(dǎo)體公司 Primemas 宣布合作,將 FPGA可編程性引入 Primemas 產(chǎn)品套件。Primemas為Primemas Hublet選擇了AchronixSpeedcore
    的頭像 發(fā)表于 09-18 16:16 ?447次閱讀

    基于Achronix Speedster7t FPGA器件的AI基準測試

    Achronix半導(dǎo)體公司推出了為AI優(yōu)化的Speedster7t系列FPGA芯片,該系列包含專門針對AI工作負載的強化計算引擎。隨著AI在各個領(lǐng)域變得普遍,在FPGA
    的頭像 發(fā)表于 09-18 16:10 ?402次閱讀
    基于<b class='flag-5'>Achronix</b> Speedster7t <b class='flag-5'>FPGA</b>器件的AI基準<b class='flag-5'>測試</b>

    三星電子開始量產(chǎn)首款3nm Gate All Around工藝的片上系統(tǒng)

    據(jù)外媒報道,三星電子已開始量產(chǎn)首款3nm Gate All Around(GAA)工藝的片上系統(tǒng)(SoC),預(yù)計該芯片預(yù)計將用于Galax
    的頭像 發(fā)表于 05-08 15:24 ?551次閱讀

    中高端FPGA如何選擇

    in Speedcore 不僅如此,AchronixFPGA中還專門引入了浮點計算單元,解決了傳統(tǒng)FPGA的浮點計算消耗資源太多,頻率跑不上去的痛點。 5.價格
    發(fā)表于 04-24 15:09

    FPGA芯片你了解多少?

    集成電路設(shè)計及銷售與集成電路測試服務(wù),其中設(shè)計與銷售的主要產(chǎn)品包括安全與識別芯片、非揮發(fā)存儲器、智能電表芯片FPGA 芯片。公司從200
    發(fā)表于 04-17 11:13

    Achronix與Bluespec聯(lián)合宣布推出一款支持Linux的RISC-V軟處理器

    高性能FPGA芯片和嵌入式FPGAeFPGA)硅知識產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的
    的頭像 發(fā)表于 04-15 16:23 ?543次閱讀

    中國臺灣將資助當(dāng)?shù)?b class='flag-5'>16nm以下芯片研發(fā) 最高補貼50%

    最新消息,中國臺灣經(jīng)濟部門(MOEA)推出了一項針對16nm及以下芯片研發(fā)的補貼計劃,旨在支持當(dāng)?shù)仄髽I(yè),幫助中國臺灣成為集成電路設(shè)計的領(lǐng)先者。
    的頭像 發(fā)表于 03-21 14:19 ?814次閱讀

    fpga驗證測試的區(qū)別

    FPGA驗證測試芯片設(shè)計和開發(fā)過程中都扮演著重要的角色,但它們各自有著不同的側(cè)重點和應(yīng)用場景。
    的頭像 發(fā)表于 03-15 15:03 ?1028次閱讀

    是德科技成功完成Autotalks 5G新空口車聯(lián)網(wǎng)系統(tǒng)芯片驗證

    是德科技(Keysight Technologies, Inc.)全力支持Autotalks,通過PathWave V2X解決方案對TEKTON3車聯(lián)網(wǎng)(V2X)系統(tǒng)芯片(SoC)進行驗證
    的頭像 發(fā)表于 03-08 10:33 ?817次閱讀

    Achronix以創(chuàng)新FPGA技術(shù)推動智能汽車與先進出行創(chuàng)新

    全球領(lǐng)先的高性能現(xiàn)場可編程門陣列(FPGA)和嵌入式FPGAeFPGA)半導(dǎo)體知識產(chǎn)權(quán)(IP)提供商Achronix Semiconductor公司宣布,該公司將參加由私募股權(quán)和風(fēng)
    的頭像 發(fā)表于 03-01 10:38 ?844次閱讀

    國產(chǎn)FPGA介紹-上海安路

    計劃與國內(nèi)通信企業(yè)展開深度合作。 FPGA從55/40nm進入主流28nm工藝平臺,在器件性能和容量上也都有較大的提升,相應(yīng)地對
    發(fā)表于 01-24 10:46

    臺積電首次提及 1.4nm 工藝技術(shù),2nm 工藝按計劃 2025 年量產(chǎn)

    12 月 14 日消息,臺積電在近日舉辦的 IEEE 國際電子器件會議(IEDM)的小組研討會上透露, 1.4nm 工藝制程研發(fā)已經(jīng)全面展開。同時,臺積電重申,2
    的頭像 發(fā)表于 12-18 15:13 ?499次閱讀

    今日看點丨臺積電首次提及 1.4nm 工藝技術(shù),2nm 工藝按計劃 2025 年量產(chǎn);消息稱字節(jié)跳動將取消下一代 VR 頭顯

    1. 臺積電首次提及 1.4nm 工藝技術(shù),2nm 工藝按計劃 2025 年量產(chǎn) ? 臺積電在近日舉辦的 IEEE 國際電子器件會議(IED
    發(fā)表于 12-14 11:16 ?1014次閱讀

    22nm技術(shù)節(jié)點的FinFET制造工藝流程

    引入不同的氣態(tài)化學(xué)物質(zhì)進行的,這些化學(xué)物質(zhì)通過與基材反應(yīng)來改變表面。IC最小特征的形成被稱為前端制造工藝(FEOL),本文將集中簡要介紹這部分,將按照如下圖所示的 22 nm 技術(shù)節(jié)點制造 F
    的頭像 發(fā)表于 12-06 18:17 ?4624次閱讀
    22<b class='flag-5'>nm</b><b class='flag-5'>技術(shù)</b>節(jié)點的<b class='flag-5'>FinFET</b>制造<b class='flag-5'>工藝</b>流程