0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

2016年發(fā)布ITRS做出預(yù)測,晶體管的尺寸可能將在5年后停止縮減

IEEE電氣電子工程師 ? 2018-01-29 11:27 ? 次閱讀

2016年7月正式發(fā)布的2015年國際半導(dǎo)體技術(shù)路線圖(ITRS)做出預(yù)測,經(jīng)歷了50多年的微型化,晶體管的尺寸可能將在5年后停止縮減。

該報告預(yù)測,2021年之后,對各公司來說,繼續(xù)縮小微處理器中的晶體管將不再是一種經(jīng)濟的做法。芯片制造商們將轉(zhuǎn)而采用其他方式提高晶體管密度,即將晶體管布置結(jié)構(gòu)從水平變成垂直,建立層層相疊的多層電路。

一些人認(rèn)為,這種變化可能再一次給摩爾定律敲響了喪鐘;晶體管密度曾經(jīng)遵循摩爾定律而不斷翻倍,我們才有了今天這種極其強大的計算機。雪上加霜的是,這是最后一份ITRS路線圖。這項協(xié)調(diào)規(guī)劃于1993年始于美國,然后擴展到了世界其他地區(qū),現(xiàn)在走到了終點。

半導(dǎo)體行業(yè)協(xié)會(Semiconductor Industry Association)是一家位于華盛頓特區(qū),代表IBM、英特爾及其他公司利益的美國貿(mào)易團體,也是ITRS的主要贊助商。該協(xié)會表示,在行業(yè)參與度下降、企業(yè)參與其他計劃的興趣增強的情況下,它將發(fā)揮自己的作用,與另一家行業(yè)組織——半導(dǎo)體研究公司(SemiconductorResearch Corp.)合作,為政府和行業(yè)資助項目確定應(yīng)該優(yōu)先做哪些研究。預(yù)計其他ITRS參與者將在新名稱下開展新的路線圖工作,作為IEEE“重啟計算”(RebootingComputing)計劃的一部分。

這些路線圖變化看似是無關(guān)緊要的管理變動,但是,“在行業(yè)里,這是一場重大破壞,或者說是地震”,市場分析公司VLSI研究公司(位于加州圣何塞)的首席執(zhí)行官丹?哈奇森(Dan Hutcheson)如是說。20世紀(jì)90年代初,也就是路線圖工作剛開始的時候,美國半導(dǎo)體企業(yè)有理由開展合作,確定共同需求,最終于1998年促成了ITRS的建立。他說,供應(yīng)商們很難知道半導(dǎo)體企業(yè)的確切需求,因此各芯片公司集體確定優(yōu)先工作,充分利用有限的研發(fā)資金,這也就說得通了。

但要維持摩爾定律的領(lǐng)先優(yōu)勢,會面臨重重困難,耗費大量資金,因此導(dǎo)致行業(yè)出現(xiàn)重大整合。據(jù)哈奇森計算,2001年有19家企業(yè)在研發(fā)和制造配備先進晶體管的邏輯芯片,而今天只剩格羅方德、英特爾、三星和臺積電4家。(此前,IBM也曾屬于這一方陣,但其芯片制造工廠被格羅方德收購了。)

哈奇森表示,這些公司有自己的路線圖,而且可以與其設(shè)備和材料供應(yīng)商直接溝通。此外,它們極具競爭力?!八麄儾⒉幌胱谖葑永铮?wù)勛约盒枰裁?。”他說,“有點像橄欖球賽季剛開始的時候,一切都很有趣,但進入季后賽,就變得很殘酷了。”

ITRS主席保羅?佳基尼(Paolo Gargini)也同意“這個行業(yè)已經(jīng)變了”,而且他還強調(diào)了其他變化。不再自己制造先進芯片的半導(dǎo)體公司現(xiàn)在依靠芯片代工廠來提供先進技術(shù)。而且,他還說,芯片買方和設(shè)計方(如蘋果、谷歌和高通等公司)對未來的芯片提出了越來越多的要求。佳基尼說:“曾經(jīng)是由半導(dǎo)體公司來決定半導(dǎo)體應(yīng)具有的功能特征。但現(xiàn)在,這種情況一去不復(fù)返了。”最后一份ITRS報告被稱為ITRS2.0,反映出計算上的提高不再是自下而上進行,不再追求更小的開關(guān)、更密集或更快的內(nèi)存。這份報告更多地采取了自上而下的方法,專注于數(shù)據(jù)中心物聯(lián)網(wǎng)、移動設(shè)備等推動芯片設(shè)計的應(yīng)用。

新的IEEE路線圖——國際設(shè)備和系統(tǒng)路線圖(IRDS)——也將采用這種方法,但還會加入計算機架構(gòu),實現(xiàn)“一個包括設(shè)備、組件、系統(tǒng)、架構(gòu)和軟件在內(nèi)的,全面的、端到端的計算生態(tài)系統(tǒng)”。

直到2014年發(fā)布2013年ITRS報告(也就是倒數(shù)第二份路線圖)之時,晶體管小型化還屬于長期預(yù)測內(nèi)容。那份報告預(yù)測,晶體管的物理柵極長度(說明電流在設(shè)備中必須穿行多遠的指標(biāo))和其他關(guān)鍵的邏輯芯片尺寸至少在2028年之前會繼續(xù)縮小。然而自那之后,3D概念發(fā)展起來。存儲行業(yè)也早已轉(zhuǎn)向3D架構(gòu)來緩解小型化壓力,提高NAND閃存的容量。將元件一層疊一層并用許多電線連接的單片3D集成已成為越來越熱門的討論話題。

2016年發(fā)布ITRS做出預(yù)測,晶體管的尺寸可能將在5年后停止縮減

2015年報告包含了這些趨勢,預(yù)測到21世紀(jì)20年代初,一直以來的縮小趨勢——芯片尺寸的縮小——將結(jié)束。但佳基尼表示,認(rèn)為摩爾定律即將消亡的想法“是完全錯誤的”?!懊襟w發(fā)明了多種定義摩爾定律的方法,但其實真正的定義只有一種:每兩年,晶體管的數(shù)量都會翻倍?!?/p>

他強調(diào),摩爾定律只是預(yù)測集成電路的某一區(qū)域能有多少個晶體管——無論是幾十年來的單層布置還是多層堆疊。佳基尼說,如果一家公司真的想縮小晶體管尺寸,那么就能繼續(xù)縮小到本世紀(jì)20年代,“但采用3D辦法更為經(jīng)濟。這就是我們想傳遞的信息”。

其他變化也即將發(fā)生。今后幾年里,在3D集成獲得采用之前,ITRS預(yù)測,領(lǐng)先的芯片企業(yè)將不再使用現(xiàn)在高性能芯片上應(yīng)用的晶體管結(jié)構(gòu):鰭式場效應(yīng)晶體管(FinFET)。該設(shè)備有一個柵極圍繞水平鰭形通道的3個方向,控制電流通過。根據(jù)最新路線圖,芯片制造商們將放棄這種結(jié)構(gòu),轉(zhuǎn)而選擇一個柵極從側(cè)面控制各個方向的元件。該元件也像FinFET那樣有一個水平通道,但是柵極延伸到了通道下方,將通道環(huán)繞起來。之后,晶體管將變成垂直的,其通道像硅柱或納米線一樣豎立起來。該報告還預(yù)測,傳統(tǒng)的硅通道將被其他材料制成的通道取代,如硅鍺、鍺,以及三族和五族元素構(gòu)成的化合物。

2016年發(fā)布ITRS做出預(yù)測,晶體管的尺寸可能將在5年后停止縮減

有了這些變化,各公司將能在某一區(qū)域中配置更多的晶體管,從而遵守摩爾定律的內(nèi)容。但遵守摩爾定律的精神——計算性能的穩(wěn)步提高——就是另一回事了。

IEEE計算機學(xué)會主席兼IEEE重啟計算計劃的共同領(lǐng)導(dǎo)人湯姆?康特(Tom Conte)提出,有一段時間,人們并沒有把晶體管密度的翻倍和計算性能的提高聯(lián)系起來。

在很長一段時間里,晶體管體積的縮小就意味著速度的提升。但康特說,在20世紀(jì)90年代中期,為了把越來越多的晶體管用線連起來,需要更多的金屬層,這嚴(yán)重耽誤了時間,工程師們不得不重新設(shè)計芯片的微架構(gòu)來提高性能。10年后,由于晶體管密度過大,其散發(fā)出的熱量限制了時鐘速度。各公司開始在芯片上加入更多核心以保持運轉(zhuǎn)。

“我們一直生活在這個泡沫之中,計算機行業(yè)依靠設(shè)備方完成自己的工作,所以,計算機行業(yè)和設(shè)備行業(yè)之間有一堵非常美好的墻?!笨堤卣f,“2005年那堵墻開始真正坍塌,自那之后,我們有了越來越多的晶體管,但它們的性能真的沒有提高很多?!?/p>

2015年,在IRDS啟動之前,這堵坍塌的墻成為了IEEE重啟計算計劃開始與ITRS協(xié)作的強大動力??堤乇硎荆骸拔蚁胝f我們能看到通道另一端的光,我們也知道那是一列迎面駛來的火車。”

重啟計算計劃之后召開的一次峰會,涵蓋了所有具有未來計算潛力的技術(shù),如新款晶體管和存儲元件、神經(jīng)形態(tài)計算、超導(dǎo)電路,以及使用近似答案而非準(zhǔn)確答案的處理器。

康特說,IRDS將追尋“摩爾定律直到最后”。但路線圖的焦點發(fā)生了變化。“并不是說這是摩爾定律的終結(jié),”他說,“只是后退一步,談?wù)劥藭r真正重要的事情——而此時真正重要的就是計算?!?/p>

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50208

    瀏覽量

    420947
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26856

    瀏覽量

    214352
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9609

    瀏覽量

    137660

原文標(biāo)題:到2021年,晶體管體積將停止縮小

文章出處:【微信號:IEEE_China,微信公眾號:IEEE電氣電子工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    達林頓晶體管概述和作用

    結(jié)構(gòu)。這種結(jié)構(gòu)通過級聯(lián)多個晶體管,實現(xiàn)了更高的電流增益和更廣泛的應(yīng)用場景。達林頓晶體管最早由英國物理學(xué)家吉姆·達林頓(或稱為悉尼·達靈頓,具體名字可能因資料不同而有所差異)在1953
    的頭像 發(fā)表于 09-29 15:42 ?332次閱讀

    CMOS晶體管尺寸規(guī)則

    CMOS晶體管尺寸規(guī)則是一個復(fù)雜且關(guān)鍵的設(shè)計領(lǐng)域,它涉及到多個方面的考量,包括晶體管的性能、功耗、面積利用率以及制造工藝等。以下將從CMOS晶體管的基本結(jié)構(gòu)、
    的頭像 發(fā)表于 09-13 14:10 ?941次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)類型,它們在多個方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點、應(yīng)用場景等方面詳細闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?1691次閱讀

    CMOS晶體管和MOSFET晶體管的區(qū)別

    CMOS晶體管和MOSFET晶體管在電子領(lǐng)域中都扮演著重要角色,但它們在結(jié)構(gòu)、工作原理和應(yīng)用方面存在顯著的區(qū)別。以下是對兩者區(qū)別的詳細闡述。
    的頭像 發(fā)表于 09-13 14:09 ?1034次閱讀

    芯片中的晶體管是怎么工作的

    1947,當(dāng)時貝爾實驗室的約翰·巴丁、沃爾特·布拉頓和威廉·肖克利共同發(fā)明了點接觸晶體管。這一發(fā)明標(biāo)志著電子學(xué)領(lǐng)域的一次革命,因為它為電子設(shè)備提供了一種體積小、功耗低、可靠性高的開關(guān)元件。隨后,
    的頭像 發(fā)表于 07-18 14:58 ?1013次閱讀

    PNP晶體管符號和結(jié)構(gòu) 晶體管測試儀電路圖

    PNP晶體管是一種雙極性晶體管,用于電子電路中放大、開關(guān)和控制電流的器件。與NPN晶體管相對應(yīng),PNP晶體管的結(jié)構(gòu)特點在于其三個不同的半導(dǎo)體區(qū)域:正極(P型)、負極(N型)、正極(P型
    的頭像 發(fā)表于 07-01 17:45 ?1772次閱讀
    PNP<b class='flag-5'>晶體管</b>符號和結(jié)構(gòu) <b class='flag-5'>晶體管</b>測試儀電路圖

    蘋果首款折疊屏MacBook或提前至2026發(fā)布

    天風(fēng)國際分析師郭明錤近日發(fā)布關(guān)于蘋果首款折疊屏MacBook的最新調(diào)查報告。根據(jù)他的最新預(yù)測,這款備受期待的MacBook預(yù)計將在2026發(fā)布
    的頭像 發(fā)表于 05-27 09:48 ?424次閱讀

    晶體管的分類與作用

    在現(xiàn)代電子科技領(lǐng)域,晶體管無疑是最基礎(chǔ)且重要的元件之一。自1947第一只晶體管在美國貝爾實驗室誕生以來,它便以其獨特的性能和廣泛的應(yīng)用前景,迅速改變了電子工業(yè)的面貌。晶體管不僅為微電
    的頭像 發(fā)表于 05-22 15:17 ?808次閱讀

    如何提高晶體管的開關(guān)速度,讓晶體管快如閃電

    跑得快首先就得讓晶體管減肥,也就是減小晶體管尺寸。就像短跑運動員的肌肉緊湊有力,小尺寸晶體管電荷走的路程短,自然速度就快。然后,咱們談?wù)?/div>
    的頭像 發(fā)表于 04-03 11:54 ?596次閱讀
    如何提高<b class='flag-5'>晶體管</b>的開關(guān)速度,讓<b class='flag-5'>晶體管</b>快如閃電

    什么是達林頓晶體管?達林頓晶體管的基本電路

    達林頓晶體管(Darlington Transistor)也稱為達林頓對(Darlington Pair),是由兩個或更多個雙極性晶體管(或其他類似的集成電路或分立元件)組成的復(fù)合結(jié)構(gòu)。通過這種結(jié)構(gòu),第一個雙極性晶體管放大的電流
    的頭像 發(fā)表于 02-27 15:50 ?4536次閱讀
    什么是達林頓<b class='flag-5'>晶體管</b>?達林頓<b class='flag-5'>晶體管</b>的基本電路

    英特爾:2030前實現(xiàn)單個封裝內(nèi)集成1萬億個晶體管

    12月9日,英特爾在IEDM 2023(2023 IEEE 國際電子器件會議)上展示了使用背面電源觸點將晶體管縮小到1納米及以上范圍的關(guān)鍵技術(shù)。英特爾表示將在2030前實現(xiàn)在單個封裝內(nèi)集成1萬億個
    的頭像 發(fā)表于 12-28 13:58 ?678次閱讀

    晶體管是怎么做得越來越小的?

    上次我的文章解釋了所謂的7nm不是真的7nm,是在實際線寬無法大幅縮小的前提下,通過改變晶體管結(jié)構(gòu)的方式縮小晶體管實際尺寸來達到等效線寬的效果那么新的問題來了:從平面晶體管結(jié)構(gòu)(Pla
    的頭像 發(fā)表于 12-19 16:29 ?595次閱讀
    <b class='flag-5'>晶體管</b>是怎么做得越來越小的?

    晶體管的延生、結(jié)構(gòu)及分類

    晶體管的問世,是20世紀(jì)的一項重大發(fā)明,是微電子革命的先聲。晶體管出現(xiàn),人們就能用一個小巧的、消耗功率低的電子器件,來代替體積大、功率消耗大的電子管了。晶體管的發(fā)明又為后來集成電路的
    的頭像 發(fā)表于 12-13 16:42 ?1030次閱讀
    <b class='flag-5'>晶體管</b>的延生、結(jié)構(gòu)及分類

    探討晶體管尺寸縮小的原理

    從平面晶體管結(jié)構(gòu)(Planar)到立體的FinFET結(jié)構(gòu),我們比較容易理解晶體管尺寸縮小的原理。
    發(fā)表于 12-02 14:04 ?1018次閱讀
    探討<b class='flag-5'>晶體管</b><b class='flag-5'>尺寸</b>縮小的原理

    晶體管的下一個25

    晶體管的下一個25
    的頭像 發(fā)表于 11-27 17:08 ?591次閱讀
    <b class='flag-5'>晶體管</b>的下一個25<b class='flag-5'>年</b>