0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是3.5D封裝?它有哪些優(yōu)勢(shì)?

深圳市賽姆烯金科技有限公司 ? 來源:逍遙設(shè)計(jì)自動(dòng)化 ? 2024-10-28 09:47 ? 次閱讀

以下文章來源于逍遙設(shè)計(jì)自動(dòng)化 ,作者逍遙科技

引言

半導(dǎo)體行業(yè)不斷發(fā)展,不斷推動(dòng)芯片設(shè)計(jì)和制造的邊界。隨著逐漸接近傳統(tǒng)平面縮放的極限,先進(jìn)封裝技術(shù)正成為持續(xù)提升性能的關(guān)鍵推動(dòng)力。在這些技術(shù)中,3.5D封裝作為當(dāng)前2.5D解決方案和完全3D集成之間的折中方案,正在獲得廣泛關(guān)注。本文將探討3.5D封裝的概念、優(yōu)勢(shì)、挑戰(zhàn)以及對(duì)半導(dǎo)體設(shè)計(jì)未來的潛在影響。

什么是3.5D封裝?

3.5D封裝是一種結(jié)合了2.5D和3D集成技術(shù)元素的混合方法。在3.5D配置中,邏輯chiplet垂直堆疊,然后與其他組件一起鍵合到共享基板上。這種方法在廣泛采用的2.5D技術(shù)和更復(fù)雜的完全3D-IC之間提供了一個(gè)中間地帶,而業(yè)界已經(jīng)努力將后者商業(yè)化近十年。

wKgZoWce7V-APhFCAAM50mtp_qw223.png

圖1:三星的異構(gòu)集成路線圖,展示了封裝技術(shù)的演變。(來源:三星代工廠)

3.5D封裝的主要優(yōu)勢(shì)

熱管理 :通過在組件之間創(chuàng)建物理分隔,3.5D封裝有效解決了困擾更密集3D配置的熱耗散和噪聲問題。

增加SRAM集成 :由于SRAM縮放落后于數(shù)字晶體管縮放,3.5D允許通過垂直堆疊chiplet將更多SRAM添加到高速設(shè)計(jì)中。這對(duì)于維持處理器緩存性能非常重要。

改善信號(hào)傳輸 :減薄處理元件和內(nèi)存之間的接口縮短了信號(hào)需要傳輸?shù)木嚯x,與平面實(shí)現(xiàn)相比顯著提高了處理速度。

靈活性和可擴(kuò)展性 :3.5D組件提供了更大的靈活性來添加額外的處理器核心,并通過允許已知良好的裸片單獨(dú)制造和測(cè)試來實(shí)現(xiàn)更高的良率。

異構(gòu)集成 :這種方法使用不同制程節(jié)點(diǎn)制造的芯片可以組合在一起,優(yōu)化性能和成本。

實(shí)施策略

最常見的3.5D配置涉及將處理器堆疊在SRAM上。這種安排簡(jiǎn)化了冷卻,因?yàn)楦呃寐侍幚碓a(chǎn)生的熱量可以通過散熱器或液體冷卻來移除。減薄的基板允許信號(hào)傳輸更短的距離,減少了處理器和內(nèi)存之間數(shù)據(jù)移動(dòng)的功耗。

有趣的是,SRAM不一定需要與先進(jìn)處理器處于相同的制程節(jié)點(diǎn)。這種靈活性有助于提高良率和可靠性。例如,三星提出了一個(gè)路線圖,顯示在不久的將來,2nm chiplet堆疊在4nm chiplet上,并計(jì)劃到2027年實(shí)現(xiàn)1.4nm chiplet堆疊在2nm chiplet上。

英特爾的3.5D技術(shù)方法涉及在帶有硅橋的基板上實(shí)現(xiàn)。這種方法以成本效益高的方式使用薄硅片來實(shí)現(xiàn)芯片間互連,包括堆疊芯片間互連。這種方法提供了硅密度和信號(hào)完整性性能的優(yōu)勢(shì),而無需使用大型、昂貴的單片互連層。

wKgZoWce7V-AaXUKAAvOxq-KO8E295.png

圖3:當(dāng)前互連層技術(shù)支持高I/O數(shù)量和精細(xì)間距。(來源:日月光集團(tuán))

挑戰(zhàn)和持續(xù)發(fā)展

3.5D封裝提供了眾多優(yōu)勢(shì),但也面臨著挑戰(zhàn)。一些關(guān)鍵的持續(xù)發(fā)展領(lǐng)域包括:

熱管理 :盡管相比完全3D設(shè)計(jì)有所改善,但在3.5D組件中管理熱量仍然是一個(gè)重大挑戰(zhàn)。業(yè)界正在探索各種冷卻解決方案,包括浸沒式冷卻、局部液體冷卻和蒸汽室。

互連技術(shù) :隨著我們推動(dòng)更高的密度,業(yè)界正在向更精細(xì)的凸點(diǎn)間距解決方案和混合鍵合技術(shù)發(fā)展。目標(biāo)是實(shí)現(xiàn)25到20微米的凸點(diǎn)間距,混合鍵合可能實(shí)現(xiàn)小于10微米的間距。

共面性 :在數(shù)千個(gè)微凸點(diǎn)上實(shí)現(xiàn)所需的平整度水平對(duì)傳統(tǒng)鍵合方法是一個(gè)重大挑戰(zhàn)。這正推動(dòng)人們對(duì)混合鍵合等替代方法產(chǎn)生興趣。

時(shí)序收斂 :隨著在3.5D配置中添加更多元素,確保信號(hào)在正確的時(shí)間到達(dá)正確的位置變得越來越復(fù)雜。這需要復(fù)雜的熱感知和IR感知時(shí)序分析。

數(shù)據(jù)管理 :設(shè)計(jì)和分析這些復(fù)雜系統(tǒng)所涉及的數(shù)據(jù)量正在爆炸性增長(zhǎng)。有效處理這些數(shù)據(jù)并減少模擬和分析運(yùn)行時(shí)間是一個(gè)主要關(guān)注領(lǐng)域。

組裝復(fù)雜性 :物理組裝這些器件涉及管理具有不同厚度和熱膨脹系數(shù)的各種裸片的熱、電和機(jī)械連接。這需要進(jìn)行密集的熱機(jī)械認(rèn)證工作。

wKgaoWce7V-AOhIjAAH63Cex3h8791.png

圖4:先進(jìn)封裝路線圖,說明互連技術(shù)的演變。(來源:安靠科技)

商業(yè)化的道路

3.5D封裝的最終目標(biāo)是實(shí)現(xiàn)芯片設(shè)計(jì)的"即插即用"方法,設(shè)計(jì)者可以從菜單中選擇chiplet,并迅速將連接到經(jīng)過驗(yàn)證的架構(gòu)中。雖然這一愿景可能需要數(shù)年時(shí)間才能完全實(shí)現(xiàn),但可能在未來幾年內(nèi)看到商用chiplet出現(xiàn)在先進(jìn)設(shè)計(jì)中,從高帶寬內(nèi)存與定制處理器堆疊開始。

實(shí)現(xiàn)這一愿景需要在幾個(gè)關(guān)鍵領(lǐng)域取得進(jìn)展:

EDA工具電子設(shè)計(jì)自動(dòng)化(EDA)工具需要發(fā)展以處理3.5D設(shè)計(jì)的復(fù)雜性。這包括同時(shí)考慮熱、信號(hào)完整性和功率完整性問題,以及改善IC設(shè)計(jì)師和封裝專家之間的協(xié)作。

工藝/組裝設(shè)計(jì)套件 :3.5D工藝和組裝的標(biāo)準(zhǔn)化設(shè)計(jì)套件非常重要。這些可能會(huì)在代工廠和外包半導(dǎo)體組裝和測(cè)試(OSAT)提供商之間分配。

標(biāo)準(zhǔn)化 :為可以預(yù)先構(gòu)建和預(yù)先測(cè)試的內(nèi)容設(shè)置現(xiàn)實(shí)的參數(shù)將是提高組裝速度和便利性的關(guān)鍵。像UCIe(通用chiplet互連快車)這樣的行業(yè)標(biāo)準(zhǔn)就是朝這個(gè)方向邁出的步伐。

工藝一致性 :確保3.5D組裝各個(gè)步驟的工藝一致性非常重要。這需要為每個(gè)工藝步驟定義可接受的輸出,并開發(fā)實(shí)時(shí)優(yōu)化配方的方法,以保持結(jié)果在所需范圍內(nèi)。

結(jié)論

3.5D封裝代表了半導(dǎo)體集成的重要進(jìn)步,在3D-IC的性能優(yōu)勢(shì)和當(dāng)前2.5D解決方案的實(shí)用性之間提供了平衡。隨著業(yè)界趨向于這種方法,可以期待在設(shè)計(jì)工具、制造工藝和標(biāo)準(zhǔn)化努力方面的快速發(fā)展。

在熱管理和互連技術(shù)等領(lǐng)域仍然存在挑戰(zhàn),但3.5D封裝的潛在優(yōu)勢(shì)正在推動(dòng)大量投資和創(chuàng)新。隨著這些技術(shù)的成熟,有望在從高性能計(jì)算到人工智能等廣泛應(yīng)用中實(shí)現(xiàn)新的性能和功能水平。

實(shí)現(xiàn)完全的3.5D封裝及其他更高集成的旅程將需要整個(gè)半導(dǎo)體生態(tài)系統(tǒng)的持續(xù)合作。從EDA供應(yīng)商到代工廠、OSAT和系統(tǒng)集成商,每個(gè)參與者在將這項(xiàng)技術(shù)推向市場(chǎng)方面都發(fā)揮著重要作用。隨著我們向前發(fā)展,3.5D封裝可能成為連接當(dāng)前技術(shù)與未來完全3D-IC的橋梁,開啟半導(dǎo)體創(chuàng)新的新時(shí)代。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    453

    文章

    50271

    瀏覽量

    421183
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26925

    瀏覽量

    214823
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7743

    瀏覽量

    142634
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9614

    瀏覽量

    137695

原文標(biāo)題:3.5D封裝:2.5D和完全3D集成之間找到的平衡點(diǎn)

文章出處:【微信號(hào):深圳市賽姆烯金科技有限公司,微信公眾號(hào):深圳市賽姆烯金科技有限公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    詳細(xì)解讀先進(jìn)封裝技術(shù)

    最近,在先進(jìn)封裝領(lǐng)域又出現(xiàn)了一個(gè)新的名詞“3.5D封裝”,以前聽?wèi)T了2.5D和3D封裝
    的頭像 發(fā)表于 01-23 16:13 ?2782次閱讀
    詳細(xì)解讀先進(jìn)<b class='flag-5'>封裝</b>技術(shù)

    3D封裝技術(shù)能否成為國(guó)產(chǎn)芯片的希望?#芯片封裝

    封裝技術(shù)芯片封裝3D封裝國(guó)產(chǎn)芯片
    面包車
    發(fā)布于 :2022年08月10日 11:00:26

    PCB封裝,BGA349腳封裝繪制,3D封裝添加

    PCB設(shè)計(jì)PCB封裝3D封裝
    jf_97106930
    發(fā)布于 :2022年08月27日 09:40:51

    什么是SLC NAND?它有什么特點(diǎn)嗎?

    什么是SLC NAND?它有什么特點(diǎn)嗎?和SPI NOR FLASH相比,SLC NAND有什么優(yōu)勢(shì)
    發(fā)表于 06-18 07:26

    3.5D玻璃有望成為新技術(shù)熱點(diǎn)

    vivo APEX 2019這塊3.5D一體化的玻璃是怎么做出來的?
    的頭像 發(fā)表于 06-12 16:27 ?4802次閱讀

    繼vivo NEX 3后,OPPO又曝“瀑布屏”手機(jī)

    更高屏占比、一體化設(shè)計(jì)是未來手機(jī)外觀發(fā)展的趨勢(shì)之一,產(chǎn)業(yè)鏈探索不斷,因此3.5D玻璃才剛剛開始,瀑布屏概念又迅猛來襲。
    的頭像 發(fā)表于 07-31 17:58 ?4574次閱讀

    TFT3.5 HX8357D彩屏的電路原理圖免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是TFT3.5 HX8357D彩屏的電路原理圖免費(fèi)下載。
    發(fā)表于 03-05 08:00 ?16次下載
    TFT<b class='flag-5'>3.5</b> HX8357<b class='flag-5'>D</b>彩屏的電路原理圖免費(fèi)下載

    UV固化封裝技術(shù)與普通膠水封裝相比,它有什么優(yōu)勢(shì)

    說下昀通科技UVLED固化設(shè)備在電路板生產(chǎn)中的應(yīng)用,以及UV固化技術(shù)與普通膠水相比,對(duì)于電路板封裝有哪些區(qū)別吧。 UV固化封裝技術(shù)與普通膠水封裝相比,使用UVLED固化設(shè)備有以下幾大優(yōu)勢(shì)
    發(fā)表于 10-19 10:54 ?1560次閱讀

    扇出型晶圓級(jí)封裝技術(shù)的優(yōu)勢(shì)分析

    扇出型晶圓級(jí)封裝技術(shù)的優(yōu)勢(shì)在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強(qiáng)的芯片封裝結(jié)構(gòu),讓系統(tǒng)級(jí)封裝(System in a Package, SiP)和3
    發(fā)表于 10-25 15:16 ?713次閱讀
    扇出型晶圓級(jí)<b class='flag-5'>封裝</b>技術(shù)的<b class='flag-5'>優(yōu)勢(shì)</b>分析

    1530億晶體管,AMD發(fā)布史上最大、最強(qiáng)芯片!多項(xiàng)指標(biāo)數(shù)倍于H100,打響挑戰(zhàn)英偉達(dá)第一槍!

    AMD 利用有史以來最先進(jìn)的量產(chǎn)技術(shù)打造了 MI300 系列產(chǎn)品,采用 "3.5D "封裝等新技術(shù)生產(chǎn)出兩款多芯片巨型處理器,并稱可在各種 AI 工作負(fù)載中提供與 Nvidia 不相上下的性能。
    的頭像 發(fā)表于 12-08 17:23 ?1542次閱讀
    1530億晶體管,AMD發(fā)布史上最大、最強(qiáng)芯片!多項(xiàng)指標(biāo)數(shù)倍于H100,打響挑戰(zhàn)英偉達(dá)第一槍!

    使用小安派-DSL-3.5寸開發(fā)的Rd-03D雷達(dá)檢測(cè)站

    Hello~工程師又來整活了。這是一個(gè)使用小安派-DSL-3.5寸開發(fā)的Rd-03D 雷達(dá)檢測(cè)站,可以把Rd-03D檢測(cè)的內(nèi)容顯示在3.5寸觸摸屏上,直觀地查看雷達(dá)的檢測(cè)結(jié)果。
    的頭像 發(fā)表于 12-16 16:05 ?494次閱讀
    使用小安派-DSL-<b class='flag-5'>3.5</b>寸開發(fā)的Rd-03<b class='flag-5'>D</b>雷達(dá)檢測(cè)站

    臺(tái)積電它有哪些前沿的2.5/3D IC封裝技術(shù)呢?

    2.5/3D-IC封裝是一種用于半導(dǎo)體封裝的先進(jìn)芯片堆疊技術(shù),它能夠把邏輯、存儲(chǔ)、模擬、射頻和微機(jī)電系統(tǒng) (MEMS)集成到一起
    的頭像 發(fā)表于 03-06 11:46 ?1413次閱讀
    臺(tái)積電<b class='flag-5'>它有</b>哪些前沿的2.5/3<b class='flag-5'>D</b> IC<b class='flag-5'>封裝</b>技術(shù)呢?

    Chiplet&amp;互聯(lián)要聞分享 「奇說芯語 Kiwi talks」

    、PowerVIA以提高性能和能效。 該CPU將采用多種封裝技術(shù),如Foveros Direct 3D直接銅鍵合和EMIB 3.5D技術(shù),以優(yōu)化SRAM和I/O的封裝。 Intel F
    的頭像 發(fā)表于 03-14 18:57 ?743次閱讀
    Chiplet&amp;互聯(lián)要聞分享 「奇說芯語 Kiwi talks」

    MEMS傳感器在汽車應(yīng)用增長(zhǎng)快速,NEMS、3.5D封裝技術(shù)成趨勢(shì)

    、角速度等。 ? 與傳統(tǒng)的傳感器相比,MEMS傳感器具有體積小、重量輕、成本低、功耗低、可靠性高等優(yōu)勢(shì)。這使得MEMS傳感器在智能手機(jī)、AR/VR、可穿戴設(shè)備、智能駕駛、智能家居、智慧醫(yī)療等多個(gè)領(lǐng)域得到廣泛應(yīng)用。 ? 智能汽車所用到的
    的頭像 發(fā)表于 05-20 07:06 ?1896次閱讀

    一文理解2.5D和3D封裝技術(shù)

    隨著半導(dǎo)體行業(yè)的快速發(fā)展,先進(jìn)封裝技術(shù)成為了提升芯片性能和功能密度的關(guān)鍵。近年來,作為2.5D和3D封裝技術(shù)之間的一種結(jié)合方案,3.5D
    的頭像 發(fā)表于 11-11 11:21 ?304次閱讀
    一文理解2.5<b class='flag-5'>D</b>和3<b class='flag-5'>D</b><b class='flag-5'>封裝</b>技術(shù)