一文理解2.5D和3D封裝技術(shù)

隨著半導(dǎo)體行業(yè)的快速發(fā)展，先進(jìn)封裝技術(shù)成為了提升芯片性能和功能密度的關(guān)鍵。近年來，作為2.5D和3D封裝技術(shù)之間的一種結(jié)合方案，3.5D封裝技術(shù)逐漸走向前臺。

什么是3.5D封裝技術(shù)

3.5D封裝技術(shù)最簡單的理解就是3D+2.5D，通過將邏輯芯片堆疊并將它們分別粘合到其他組件共享的基板上，創(chuàng)造了一種新的架構(gòu)。能夠縮短信號傳輸?shù)木嚯x，大幅提升處理速度，這對于人工智能和大數(shù)據(jù)應(yīng)用尤為重要。

不過，既然有了全新的名稱，必然要帶有新的技術(shù)加持 —— 混合鍵和技術(shù)（Hybrid Bonding）?；旌湘I合技術(shù)的應(yīng)用為3.5D封裝帶來了新的可能性，是一種在相互堆疊的芯片之間獲得更密集互連的方法。

混合鍵合技術(shù)加持的3DTSV的直接互連

通過混合鍵合，可以在更小的空間內(nèi)實(shí)現(xiàn)更多的連接，從而提高封裝的密度和性能。下圖是傳統(tǒng)凸點(diǎn)和混合鍵合技術(shù)的結(jié)構(gòu)比較：傳統(tǒng)凸點(diǎn)間距是50微米，每平方毫米有大約400個連接；混合鍵和大約10微米的間距，可達(dá)到每平方毫米10000個連接。

傳統(tǒng)凸點(diǎn)和混合鍵合技術(shù)的結(jié)構(gòu)比較

混合鍵合解決了另一個棘手的問題，即數(shù)千個微凸塊之間的共面性，而制造傳統(tǒng)鍵合產(chǎn)品很難以合理的產(chǎn)量滿足這一要求?；旌湘I合技術(shù)應(yīng)用于3DTSV的直接互連，省卻了凸點(diǎn)，其界面互連間距可小于10um甚至1um，其互連密度則可達(dá)到每平方毫米10000~1000000個點(diǎn)。這是傳統(tǒng)的凸點(diǎn)互連遠(yuǎn)遠(yuǎn)無法達(dá)到的，因此，在高密度的3D互連中，凸點(diǎn)最終會消失。

另外，SRAM作為處理器緩存的首選，通過3.5D封裝技術(shù)可以在不增加物理面積的情況下實(shí)現(xiàn)更多內(nèi)存的集成。SRAM不一定必須與處理器的先進(jìn)節(jié)點(diǎn)處于同一節(jié)點(diǎn)，這也有助于提高產(chǎn)量和可靠性。

在最近的三星代工活動中，該公司代工業(yè)務(wù)開發(fā)副總裁Taejoong Song展示了3.5D配置的路線圖，將使用2nm芯片堆疊在4nm芯片上，2027年將使用1.4nm芯片堆疊在2nm芯片上。

英特爾代工廠的方法在很多方面都很相似。英特爾高級副總裁兼代工服務(wù)總經(jīng)理Kevin O'Buckley表示：“我們的3.5D技術(shù)是在帶有硅橋的基板上實(shí)現(xiàn)的。這不是成本極高、產(chǎn)量低、多掩模版形狀的硅，甚至不是RDL。我們以更具成本效益的方式使用薄硅片，通過硅橋?qū)崿F(xiàn)芯片到芯片的連接，甚至是堆疊芯片到芯片的連接。因此，您可以獲得相同的硅密度優(yōu)勢，以及該硅橋的相同SI（信號完整性）性能，而無需在整個硅橋下方放置巨大的單片中介層，這既成本高昂又限制了容量。它正在發(fā)揮作用。它正在實(shí)驗(yàn)室中運(yùn)行?！?/p>

3.5D封裝技術(shù)的挑戰(zhàn)

雖然當(dāng)前的技術(shù)已經(jīng)能夠?qū)崿F(xiàn)較為穩(wěn)定的3.5D封裝，但在大規(guī)模生產(chǎn)和應(yīng)用中，仍需要進(jìn)一步降低成本和提高良率，工藝的復(fù)雜性和制造成本是制約其大規(guī)模應(yīng)用的主要因素。其次，3.5D封裝的可靠性和長期穩(wěn)定性也需要進(jìn)一步驗(yàn)證，特別是在高溫和高壓環(huán)境下的應(yīng)用場景中。

除此之外，散熱可能是最難解決的問題：工作負(fù)載可能會有很大差異，從而產(chǎn)生動態(tài)熱梯度并將熱量困在意想不到的地方，從而縮短芯片的使用壽命和可靠性。

理解2.5D和3D封裝技術(shù)

一直以來，提升芯片性能主要依靠先進(jìn)制程的突破。但現(xiàn)在，人工智能對算力的需求，將芯片封裝技術(shù)的重要性提升至前所未有的高度。為了提升AI芯片的集成度和性能，高級封裝技術(shù)如2.5D/3D封裝和Chiplet等得到了廣泛應(yīng)用。

根據(jù)研究機(jī)構(gòu)的調(diào)研，到2028年，2.5D及3D封裝將成為僅次于晶圓級封裝的第二大先進(jìn)封裝形式。這一技術(shù)不僅能夠提高芯片的性能和集成度，還能有效降低功耗，為AI和高性能計算等領(lǐng)域提供強(qiáng)有力的支持。

· 2.5D封裝技術(shù)

2008年，賽靈思將其大型FPGA劃分為四個良率更高的較小芯片，并將這些芯片連接到硅中介層，2.5D封裝由此誕生。2.5D封裝技術(shù)是一種介于傳統(tǒng)2D封裝和3D封裝之間的過渡技術(shù)，通過在硅中介層（Silicon Interposer）上集成多個裸芯片（Bare Die），實(shí)現(xiàn)了芯片之間的高速互連和短距離通信。硅中介層通常采用硅通孔（Through-Silicon Via，TSV）技術(shù)實(shí)現(xiàn)垂直互連，具有高密度、高性能的互連特性，可以大大提高系統(tǒng)的整體性能。

2.5D封裝的整體結(jié)構(gòu)

· 3D封裝技術(shù)

3D封裝是指在不改變封裝體尺寸的前提下，在同一個封裝體內(nèi)于垂直方向疊放兩個以上芯片的封裝技術(shù)，它起源于快閃存儲器（NOR/NAND）及SDRAM的疊層封裝。但是要注意的是，3D封裝不一定要用到TSV技術(shù)，通過引線鍵合（Wire Bonding）的方式連接且在空間上進(jìn)行芯片堆疊并封裝都能成為3D封裝。

3D封裝的整體結(jié)構(gòu)

The Business Research Company近日發(fā)布了3D IC和2.5DIC封裝市場研究報告，預(yù)計未來幾年，3D IC和2.5D IC封裝市場規(guī)模將快速增長：將從2023年的486億美元增長到2024年的543.9億美元，復(fù)合年增長率（CAGR）為 11.9%，到2028年，市場規(guī)模將達(dá)到816.7億美元，CAGR為10.7%。預(yù)測期內(nèi)的增長可歸因于可穿戴和便攜式設(shè)備的出現(xiàn)、能效需求的增長、高性能計算需求的上升、向片上系統(tǒng)設(shè)計的轉(zhuǎn)變、半導(dǎo)體器件復(fù)雜性的增加以及物聯(lián)網(wǎng)的普及。

另外，據(jù)市場分析機(jī)構(gòu)Global Market Insights Inc.數(shù)據(jù)，2023年3D半導(dǎo)體封裝市場價值94億美元，預(yù)計2024年至2032年期間的CAGR將超過18%。

2.5D和3D封裝技術(shù)的區(qū)別

2.5D可以看兩塊積木在二維尺度是無法拼接在一起的，需要一個中介放在兩塊積木之下，且可以同時對兩塊積木進(jìn)行連接；3D就直接積木與積木垂直（其實(shí)也不一定）的堆疊在一起，而積木就是一個個芯片。2.5D封裝是利用導(dǎo)電凸塊或TSV將組件堆棧在中介層上，3D IC封裝則將多層硅晶圓與采用TSV的組件連接在一起。

3D封裝中邏輯裸晶堆棧在一起或與儲存裸晶堆棧在一起，無需建構(gòu)大型的系統(tǒng)單芯片。3D封裝技術(shù)在垂直方向上實(shí)現(xiàn)了更高的集成度，而2.5D封裝技術(shù)則通過硅中介層實(shí)現(xiàn)了水平方向上的高密度互連。

先進(jìn)封裝中的關(guān)鍵技術(shù)

引線鍵合（Wire Bonding）：采用直接穿過有源電路的多層互連結(jié)構(gòu)，同時通過采用3D架構(gòu)，可以將芯片折疊到它自己的上面，減小了互連線長度。這樣不僅會極大地提高電路性能，還會極大地降低電路的功耗。

硅通孔技術(shù)（Through Silicon Via，TSV)：通過在硅片上打孔并填充導(dǎo)電材料實(shí)現(xiàn)了芯片之間的垂直電氣連接，可以完成連通上下層晶圓或芯片的功能，在更小的面積上大幅提升芯片性能并增加芯片功能。這種連接方式具有低電阻、低電容和低電感的特點(diǎn)，可以顯著提高信號傳輸?shù)乃俣群头€(wěn)定性。TSV用途大致分為三種：背面連接（應(yīng)用于CIS等）、2.5D封裝（TSV在硅中介層）、3D封裝（TSV位于有源晶粒中，用于實(shí)現(xiàn)芯片堆疊）。

中介層（Interposers）：中介層是封裝中多芯片裸晶或電路板傳遞電信號的管道，是插口或接頭之間的電接口，可以將信號傳播更遠(yuǎn)，也可以連接到板子上的其他插口。中介層可以由硅和有機(jī)材料制成，充當(dāng)多顆裸晶和電路板之間的橋梁。硅中介層是一種經(jīng)過驗(yàn)證的技術(shù)，具有較高的細(xì)間距I/O密度和TSV形成能力，在2.5D和3D IC芯片封裝中扮演著關(guān)鍵角色。

2D封裝加上Interposer后就變成了2.5D，那么3D封裝加上Interposer自然就變成了3.5D，既合情合理，又符合了通用的命名法則。

重分布層：重分布層包含銅連接線或走線，用于實(shí)現(xiàn)封裝各個部分之間的電氣連接。它是金屬或高分子介電材料層，裸晶可以堆棧在封裝中，從而縮小大芯片組的I/O間距。重分布層已成為2.5D和3D封裝解決方案中不可或缺的一部分，使其上的芯片可以利用中介層相互進(jìn)行通訊。

高帶寬內(nèi)存（High Bandwidth Memory，HBM）：是一種用于3D堆疊同步動態(tài)隨機(jī)存取內(nèi)存的高速計算機(jī)內(nèi)存接口，最初由三星、AMD和SK Hynix開發(fā)，是將很多個DDR芯片堆疊在一起后和GPU封裝在一起，實(shí)現(xiàn)大容量。在堆疊內(nèi)，芯片通過TSV和微凸塊垂直互連。