大俠好,歡迎來到FPGA技術(shù)江湖,江湖偌大,相見即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖,在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源,或者一起煮酒言歡。
今天給大俠帶來PCI-Express transaction Layer specification(處理層協(xié)議),本次PCIE TLP 學習經(jīng)驗分享分為三篇,今天帶來第二篇,i/o,memory,configuration,message request、completetion(Memory Request Package、I/O Request 包、Configuration Request包、Message、Completion Rules(應(yīng)答機制)),話不多說,上貨。
三、I/O,Memory,Configuration,Message Request、Completetion
memory、i/o、configuration request包頭除了基本的域之外還包括:Transaction ID即requester ID、Tag、Last DW BE、1st DW BE,放在第二個DW中。以下分別介紹這三種不同的請求包。
1. Memory Request Package
采用直接地址尋址,有64bit地址和32bit地址兩種,其中讀請求包的Length域不應(yīng)大于Max_Read_Request_Size寄存器設(shè)置的值。請求器件不會示例一個所訪問的memory空間超過4KB的read request包。以下是兩種不同地址長度的memory request 包。
64位地址的包格式
32位地址的包格式
2. I/O Request 包
I/O request 包只有32位地址尋址。有如下限制:
TC[2:0] must be 000b
Attr[1:0] must be 00b
AT[1:0] must be 00b
Length[9:0] must be 00 0000 0001b
Last DW BE[3:0] must be 0000b
格式如下:
可見每次只傳送一個DW數(shù)據(jù)。
3. Configuration Request包
configuration request包采用ID尋址方式,包頭(Tlp Header長度是3DW)。有如下規(guī)定:
TC[2:0] must be 000b
Attr[1:0] must be 00b
AT[1:0] must be 00b
[9:0] must be 00 0000 0001b
Last DW BE[3:0] must be 0000b
包格式:
4.Message 包
Message包分為:
INTx Interrupt SignalingINTx中斷信息包
Power Management 電源管理機能。
Error Signaling錯誤信息包
Locked Transaction Support鎖住交易的支持
Slot Power Limit Support插槽電源限制的支持
Vendor-Defined Messages制造商自行定義信息
所有的Message包都用Msg編碼,即不包括數(shù)據(jù)負荷的Message包,除了Vendor_Defined Messages和Set_Slot_Power_Limit Message包,Message包有以下限制:
The Message Code field must be fully decoded (Message aliasing is not permitted).
Except as noted, the Attr[1:0] field is reserved.保留Attr域。
AT[1:0] must be 00b.
Except as noted, bytes 8 through 15 are reserved.保留包頭部分的bytes8到byte15.
Message Requests are posted and do not require Completion。Message包不需要返回響應(yīng)包。
Message Requests follow the same ordering rules as Memory Write Requests。
尋址方式:隱含尋址,由Type域中的r[2:0]決定,即Type域的最后三位。具體尋址映射如下:
r[2:0]是010時,尋址方式就是ID尋址。
5. Completion Rules(應(yīng)答機制)
completion包用ID尋址方式,尋址使用的ID就是request提供的requester ID。除了那些正常的域以外,還包括:
Completer ID[15:0] – Identifies the Completer – described in detail below
Completion Status[2:0] – Indicates the status for a Completion
BCM – Byte Count Modified
Byte Count[11:0] – The remaining byte count for Request
Tag[7:0] – in combination with the Requester ID field, corresponds to the Transaction ID
Lower Address[6:0] – lower byte address for starting byte of Completion
compl.Status位有如下含義:
第二篇就到這里,明天開啟第三篇,將會帶來請求和應(yīng)答處理機制(Request Handling Rules、Completion Handling)、virtual channel(vc)Mechanism虛擬通道機制(TC/VC映射、Flow Control)、Data Integrity數(shù)據(jù)完整性等詳解,愿大俠持續(xù)關(guān)注,一切安好,告辭。
-
FPGA
+關(guān)注
關(guān)注
1624文章
21617瀏覽量
601121 -
寄存器
+關(guān)注
關(guān)注
31文章
5290瀏覽量
119782 -
PCIe
+關(guān)注
關(guān)注
15文章
1199瀏覽量
82338
原文標題:PCI-E TLP(處理層協(xié)議)學習經(jīng)驗分享 II
文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論