0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

國(guó)產(chǎn)襯底片的發(fā)展在雙極型集成電路制造中的應(yīng)用詳細(xì)資料概述

集成電路應(yīng)用雜志 ? 2018-04-22 09:53 ? 次閱讀

國(guó)產(chǎn)襯底片在雙極型集成電路制造中的應(yīng)用

摘要:隨著國(guó)產(chǎn)襯底的生產(chǎn)工藝和控制能力的不斷提升,國(guó)產(chǎn)襯底的應(yīng)用也越來(lái)越廣。作者就國(guó)產(chǎn)襯底在雙極型集成電路制造中普遍關(guān)心的問(wèn)題做了全面的評(píng)估,包括物理參數(shù)、電參數(shù)、圓片合格率,以及大規(guī)模生產(chǎn)的工程能力指數(shù)。評(píng)估結(jié)果說(shuō)明國(guó)產(chǎn)襯底在品質(zhì)上已經(jīng)完全能夠媲美進(jìn)口襯底,滿足大規(guī)模生產(chǎn)的需求。

關(guān)鍵詞:集成電路制造;硅襯底;雙極型集成電路;襯底物理參數(shù);襯底翹曲;失焦;電參數(shù);工程能力指數(shù)。

1 引言

國(guó)產(chǎn)硅襯底在分立器件,如 TVS肖特基二極管和 VDMOS 等產(chǎn)品的生產(chǎn)制造中已經(jīng)被大量使用,但在雙極型集成電路生產(chǎn)制造中少有使用,主要原因是雙極型集成電路在生產(chǎn)過(guò)程中有著大量的熱高溫過(guò)程,如外延生長(zhǎng)工藝,DN 深磷和 DP 對(duì)通隔離的推進(jìn)工藝,這些工藝溫度都在 1 150 ℃ 以上,且 DP 或 DN 推進(jìn)工藝的時(shí)間又在 24 小時(shí)以上,襯底的應(yīng)力變化和翹曲變形都比較大,稍有不慎,就會(huì)引起應(yīng)力碎片或光刻失焦,造成報(bào)廢或低合格率。所以在大規(guī)模使用國(guó)產(chǎn)襯底上,我們一直比較保守,不能形成規(guī)模生產(chǎn)。

國(guó)產(chǎn)襯底的質(zhì)量在最近幾年有了長(zhǎng)足的進(jìn)步,重復(fù)性,一致性也取得了很大的提升。加之最近襯底供應(yīng)偏緊,襯底國(guó)產(chǎn)化的工作愈發(fā)緊迫。本文作者通過(guò)對(duì)國(guó)產(chǎn)襯底和國(guó)外主流大廠的襯底的對(duì)比試驗(yàn),就硅襯底本身的性能,產(chǎn)品的電參數(shù)(PCM 參數(shù)), 圓片的合格率做了全面地比較,同時(shí)對(duì)大規(guī)模生產(chǎn)中硅片是否翹曲進(jìn)行了跟蹤觀察。電參數(shù)的過(guò)程能力指數(shù)也做了統(tǒng)計(jì)計(jì)算,其結(jié)果非常喜人,為國(guó)產(chǎn)襯底在大規(guī)模生產(chǎn)中的應(yīng)用奠定了基礎(chǔ)。

2 實(shí)驗(yàn)

2.1 實(shí)驗(yàn)對(duì)象

選取了雙極型集成電路中的典型產(chǎn)品,電源管理音頻功放產(chǎn)品作為評(píng)估對(duì)象。其工藝過(guò)程中都含有 1 150 ℃的外延工藝,和 1 150 ℃,24 小時(shí)以上的 DN 或 DP 推進(jìn)工藝。

2.2 實(shí)驗(yàn)方法及結(jié)果比較

分別就進(jìn)口襯底和國(guó)產(chǎn)襯底作分組對(duì)比,首先比較硅襯底的物理特性參數(shù),其次比較電參數(shù)特性和不同產(chǎn)品的圓片合格率。

最后,對(duì)國(guó)產(chǎn)襯底在大規(guī)模生產(chǎn)中實(shí)際表現(xiàn)進(jìn)行跟蹤評(píng)估。主要考核是否在生產(chǎn)過(guò)程中出現(xiàn)硅片破損,光刻失焦(defocus) 和在 e-chuck 機(jī)臺(tái)上的滑片現(xiàn)象。

同時(shí)對(duì)主要 PCM 數(shù)據(jù)的工程能力指數(shù)(Cpk)進(jìn)行評(píng)估。

3 分組對(duì)比數(shù)據(jù)

3.1 硅襯底的物理參數(shù)對(duì)比結(jié)果

表 1,主要測(cè)量參數(shù)對(duì)比 。圖 1,正面魔鏡下對(duì)比。圖 2,背面顯微鏡下對(duì)比。結(jié)論如下。

(1)硅片的幾何尺寸,電阻率徑向梯度、氧梯度、氧含量、碳含量、TIR、STIR、OISF、 位錯(cuò)密度等參數(shù)國(guó)產(chǎn)襯底片和進(jìn)口襯底片相當(dāng), 沒(méi)有顯著差異。

(2)硅片表面(正面和背面)的鏡檢結(jié)果顯示,國(guó)產(chǎn)的襯底片和進(jìn)口襯底片相當(dāng),沒(méi)有顯著差異。

(3)WARP 和 TTV 參數(shù),在數(shù)值上國(guó)產(chǎn)襯底片略差于進(jìn)口襯底片,雖然都在規(guī)范內(nèi),但差異確實(shí)存在。

3.2 分組電參數(shù)(PCM)對(duì)比

由于 PCM 測(cè)量參數(shù)比較多,我們挑選了影響器件特性的主要參數(shù),重點(diǎn)比較了下面 6 個(gè)參數(shù)。LPNP_BETA,NPN__BETA,R_CHAIN_SP/CO/IN,R_CHAIN_SN/CO/IN,BVISO 和 R_PINCH(BASE)。

PNP 晶體管和 NPN 晶體管的放大倍數(shù) BETA 是雙極性集成電路的重要參數(shù),對(duì)最終產(chǎn)品的特性有著重大影響。

BVISO 是隔離區(qū)的耐壓,反映隔離的水平,耐壓低器件漏電流會(huì)顯著增加。

R_PINCH(BASE) 是發(fā)射極和基極的擠壓電阻,反映了對(duì)結(jié)深和結(jié)濃度的控制能力。

R_CHAIN_SP/CO/IN, R_CHAIN_SN/CO/IN 是 SP 區(qū)域和 SN 區(qū)域的接觸鏈電阻,由于和襯底硅直接接觸,也列為考察對(duì)象。

數(shù)據(jù)對(duì)比詳見(jiàn)圖 3~圖 8。

這些 PCM 數(shù)據(jù)都非常接近,符合匹配的條件。在 LPNP-BETA 的項(xiàng)目上國(guó)產(chǎn)襯底的表現(xiàn)稍微好于進(jìn)口襯底。在電參數(shù)方面國(guó)產(chǎn)襯底和進(jìn)口襯底已經(jīng)沒(méi)有顯著差異了,微小的差異也在完全可以接受的范圍之內(nèi),有些參數(shù)國(guó)產(chǎn)襯底表現(xiàn)得更好。

3.3 分組圓片合格率對(duì)比

表 2 是音頻產(chǎn)品和電源產(chǎn)品的分組圓片合格率對(duì)比結(jié)果。國(guó)產(chǎn)襯底和進(jìn)口襯底在圓片合格率上沒(méi)有明顯區(qū)別,都達(dá)到了一個(gè)比較高的水平。

4 大規(guī)模生產(chǎn)中電參數(shù)性能表現(xiàn)

我們對(duì) 3.2 節(jié)中的重點(diǎn)的 6 個(gè)電參數(shù)作了 Cpk統(tǒng)計(jì),共包括了 2 000 片圓片,計(jì) 10 000 個(gè)原始數(shù)據(jù)源,其過(guò)程能力指數(shù) CpK 如表 3 所示。我們的要求是 CpK 大于等于 1.66,所有 CpK 指數(shù)都達(dá)標(biāo),符合大生產(chǎn)的需求。

5 硅襯底本身的穩(wěn)定性考察

在硅襯底生產(chǎn)中,硅襯底中會(huì)有各種應(yīng)力存在,同時(shí)硅襯底片會(huì)有一定的翹曲度,如果控制不好,會(huì)引起后續(xù)集成電路生產(chǎn)中的各種問(wèn)題,主要表現(xiàn)為以下幾個(gè)方面。

(1)應(yīng)力碎片。由于雙極型集成電路生產(chǎn)過(guò)程中,長(zhǎng)時(shí)間熱高溫過(guò)程比較多。特別容易引起應(yīng)力碎片,其表現(xiàn)為在舟中某一片硅片會(huì)沿晶向一分為二或者莫名其妙的斷裂。

(2)滑片。由于硅襯底的翹曲,造成 e-chuck不能很好地吸住硅片,硅片在設(shè)備的極板上有滑動(dòng)現(xiàn)象,造成設(shè)備報(bào)警,嚴(yán)重時(shí)會(huì)造成碎片,需要工程師現(xiàn)場(chǎng)處置,引起額外的設(shè)備宕機(jī)時(shí)間。

(3)光刻失焦現(xiàn)象。還是由于硅襯底的翹曲,造成光刻工藝不能完美地對(duì)焦,局部區(qū)域無(wú)法聚焦,這些區(qū)域的圖形不能完美地形成,最終引起圓片低合格率。

我們?cè)诰€跟蹤了十萬(wàn)片國(guó)產(chǎn)襯底片的流片情況, 統(tǒng)計(jì)了萬(wàn)片的不良事件發(fā)生片數(shù),表 4 是十萬(wàn)片的實(shí)際數(shù)據(jù)統(tǒng)計(jì)結(jié)果。

這些結(jié)果表明: 雖然翹曲度在數(shù)值上略差于進(jìn)口片,但襯底廠商的生產(chǎn)制程管控能力還是很強(qiáng)的,重復(fù)性一致性非常好,襯底片能夠適應(yīng)后續(xù)這么多的熱高溫處理過(guò)程的挑戰(zhàn)而保持良好的狀態(tài),沒(méi)有明顯的變形翹曲,不良事件的發(fā)生片數(shù)幾乎為零。這對(duì)規(guī)?;笊a(chǎn)能力的形成與提升有著至關(guān)重要的作用。

6 結(jié)語(yǔ)

通過(guò)主要物理參數(shù)和電參數(shù)的比較,說(shuō)明國(guó)產(chǎn)襯底的性能已經(jīng)和進(jìn)口襯底相媲美。合格率數(shù)據(jù)上已經(jīng)看不出區(qū)別。至于 WARP 和 TTV 的不足,可以通過(guò)優(yōu)化砂漿配液[1]、線切割工藝[2],優(yōu)化腐蝕工藝和優(yōu)化拋光工藝 [3-5]來(lái)改善。

大規(guī)模生產(chǎn)的數(shù)據(jù)表明,國(guó)產(chǎn)襯底的質(zhì)量十分穩(wěn)定,其工藝過(guò)程能力數(shù)據(jù)也非常好,所以國(guó)產(chǎn)襯底可以完全地,完美地取代進(jìn)口襯底。受此鼓舞,我們也在積極驗(yàn)證 200 mm 的國(guó)產(chǎn)襯底,初步結(jié)果也符合預(yù)期。國(guó)產(chǎn)襯底的時(shí)代真正來(lái)臨了。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 硅襯底
    +關(guān)注

    關(guān)注

    1

    文章

    16

    瀏覽量

    9402
  • 集成電路制造
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    6928

原文標(biāo)題:國(guó)產(chǎn)襯底片在雙極型集成電路制造中的應(yīng)用

文章出處:【微信號(hào):appic-cn,微信公眾號(hào):集成電路應(yīng)用雜志】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    集成電路制造技術(shù)的應(yīng)用

    碼邏輯電路,兩者都是植同一塊硅片上。生物科技:人類基因圖譜計(jì)劃的目的是對(duì)人體內(nèi)的脫氧核糖核酸(DNA)約80000個(gè)基因進(jìn)行譯碼;其中主要利用生物芯片(用集成電路技術(shù)
    發(fā)表于 08-20 17:58

    中國(guó)集成電路發(fā)展探秘

    在增加,但中國(guó)的IC企業(yè)開(kāi)發(fā)或生產(chǎn)的IC產(chǎn)品在這些家電產(chǎn)品占的比例卻非常小,并且越往后,國(guó)產(chǎn)IC在家電產(chǎn)品中所占的比例越來(lái)越小,這不得不令人深思?,F(xiàn)在,集成電路世界,是一個(gè)英雄輩出
    發(fā)表于 04-28 09:56

    雙極型集成電路的特點(diǎn)有哪些?

    雙極型集成電路制造工藝,是平面工藝基礎(chǔ)上發(fā)展起來(lái)的。與制造單個(gè)雙極型晶體管的平面工藝相比,具有若干工藝上的特點(diǎn),具體的由均特利為你
    發(fā)表于 01-10 14:23

    集成電路電源芯片的分類及發(fā)展

    或超特大規(guī)模集成電路(四)按導(dǎo)電類型不同分類   集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。 雙極型集成電路的制作工藝復(fù)雜,功
    發(fā)表于 10-18 14:54

    《炬豐科技-半導(dǎo)體工藝》超大規(guī)模集成電路制造技術(shù)簡(jiǎn)介

    超大規(guī)模集成電路制造技術(shù)CMOS技術(shù)半導(dǎo)體表面經(jīng)過(guò)各種處理步驟,其中添加了具有特定幾何圖案的雜質(zhì)和其他材料制造步驟按順序排列以形成充當(dāng)晶體管和互連的三維區(qū)域MOSFET 的簡(jiǎn)化視圖CMOS工藝CMOS 工藝允許
    發(fā)表于 07-09 10:26

    什么是雙極型集成電路

    什么是雙極型集成電路 雙極型集成電路(bipolar integrated circuit):以通常的NPN或PNP型雙極型晶體管為基礎(chǔ)的單片集成電路。它是1958年
    發(fā)表于 06-30 20:11 ?4472次閱讀
    什么是<b class='flag-5'>雙極型集成電路</b>

    Cadence軟件的介紹和CMOS集成電路的版圖設(shè)計(jì)詳細(xì)資料概述

    本文檔的主要內(nèi)容介紹的是Cadence軟件的介紹和CMOS集成電路的版圖設(shè)計(jì)詳細(xì)資料內(nèi)容包括:1. Cadence軟件簡(jiǎn)介 2. 建立新庫(kù)和新文件 3. 電路圖編輯窗 4. 電路圖的輸
    發(fā)表于 06-15 08:00 ?0次下載
    Cadence軟件的介紹和CMOS<b class='flag-5'>集成電路</b>的版圖設(shè)計(jì)<b class='flag-5'>詳細(xì)資料</b><b class='flag-5'>概述</b>

    TTL集成電路的符號(hào)功能和型譜及性能的詳細(xì)中文資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是TTL集成電路的符號(hào)功能和型譜及性能的中文資料概述
    發(fā)表于 06-20 08:00 ?12次下載
    TTL<b class='flag-5'>集成電路</b>的符號(hào)功能和型譜及性能的<b class='flag-5'>詳細(xì)</b>中文<b class='flag-5'>資料</b><b class='flag-5'>概述</b>

    集成電路工藝技術(shù)教程之半導(dǎo)體襯底詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是集成電路工藝技術(shù)教程之半導(dǎo)體襯底詳細(xì)資料說(shuō)明主要內(nèi)容包括了:1、集成電路發(fā)
    發(fā)表于 11-19 08:00 ?24次下載

    2、3、4輸入或非門(mén)集成電路工藝與版圖設(shè)計(jì)的詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是2、3、4輸入或非門(mén)集成電路工藝與版圖設(shè)計(jì)的詳細(xì)資料說(shuō)明。
    發(fā)表于 03-21 16:54 ?0次下載
    2、3、4輸入或非門(mén)<b class='flag-5'>集成電路</b>工藝與版圖設(shè)計(jì)的<b class='flag-5'>詳細(xì)資料</b>說(shuō)明

    IC設(shè)計(jì)基礎(chǔ)教程之?dāng)?shù)字集成電路基本單元與版圖的詳細(xì)資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是IC設(shè)計(jì)基礎(chǔ)教程之?dāng)?shù)字集成電路基本單元與版圖的詳細(xì)資料概述包括了:1 TTL基本電路,2 CMOS基本門(mén)
    發(fā)表于 04-22 16:48 ?0次下載
    IC設(shè)計(jì)基礎(chǔ)教程之?dāng)?shù)字<b class='flag-5'>集成電路</b>基本單元與版圖的<b class='flag-5'>詳細(xì)資料</b><b class='flag-5'>概述</b>

    集成電路設(shè)計(jì)教程之集成電路版圖設(shè)計(jì)基礎(chǔ)的詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是集成電路設(shè)計(jì)教程之集成電路版圖設(shè)計(jì)基礎(chǔ)的詳細(xì)資料說(shuō)明免費(fèi)下載。
    發(fā)表于 04-24 16:07 ?0次下載
    <b class='flag-5'>集成電路</b>設(shè)計(jì)教程之<b class='flag-5'>集成電路</b>版圖設(shè)計(jì)基礎(chǔ)的<b class='flag-5'>詳細(xì)資料</b>說(shuō)明

    如何進(jìn)行集成電路異或門(mén)電路的設(shè)計(jì)詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是如何進(jìn)行集成電路異或門(mén)電路的設(shè)計(jì)詳細(xì)資料說(shuō)明。
    發(fā)表于 05-07 16:12 ?24次下載
    如何進(jìn)行<b class='flag-5'>集成電路</b>異或門(mén)<b class='flag-5'>電路</b>的設(shè)計(jì)<b class='flag-5'>詳細(xì)資料</b>說(shuō)明

    CMOS集成電路制造工藝的詳細(xì)資料說(shuō)明

    電路設(shè)計(jì)到芯片完成離不開(kāi)集成電路的制備工藝,本章主要介紹硅襯底上的CMOS集成電路制造的工藝過(guò)程。有些CMOS
    發(fā)表于 07-02 15:37 ?121次下載
    CMOS<b class='flag-5'>集成電路</b><b class='flag-5'>制造</b>工藝的<b class='flag-5'>詳細(xì)資料</b>說(shuō)明

    電子技術(shù)基礎(chǔ)教程之模擬集成電路詳細(xì)資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是電子技術(shù)基礎(chǔ)教程之模擬集成電路詳細(xì)資料概述包括了:模擬集成電路
    發(fā)表于 09-24 15:27 ?25次下載
    電子技術(shù)基礎(chǔ)教程之模擬<b class='flag-5'>集成電路</b>的<b class='flag-5'>詳細(xì)資料</b><b class='flag-5'>概述</b>