觀集成硅光子學(xué)在設(shè)計、開發(fā)和制造中遇到的瓶頸問題

長途通信和數(shù)據(jù)中心是光子元器件的重要應(yīng)用領(lǐng)域，也加速了光子技術(shù)的快速發(fā)展，開創(chuàng)了新的市場和機遇。為更好的滿足行業(yè)需求，科學(xué)家們必須解決集成硅光子學(xué)在設(shè)計、開發(fā)和制造中遇到的瓶頸問題。

硅光子技術(shù)的領(lǐng)先企業(yè)美國Luxtera公司產(chǎn)品營銷總監(jiān)Brian Welch說道：“看看云計算、搜索和社交網(wǎng)絡(luò)中使用的網(wǎng)絡(luò)帶寬，人們在運行大型數(shù)據(jù)中心的時候消耗了遠遠超過其他市場的大量帶寬。下一個可以與該規(guī)模相媲美的領(lǐng)域就是無線電5G的推出。”

但我們關(guān)心的領(lǐng)域不僅僅是帶寬。集成硅光子學(xué)有能力從根本上改變一些計算概念，光電行業(yè)也只是剛剛開始探索集成硅光子學(xué)的所有可能性。

圖為集成硅光子學(xué)示意圖

硅的重要性

在過去，光子器件都是由專門的晶圓廠制造的，通?；诹谆煟↖nP）。Inphi的首席技術(shù)官Radha Nagarajan表示：“目前很多公司都可以進行更大規(guī)模的硅制造，硅片采用8英寸或12英寸晶圓（200mm或300mm），而InP則采用3英寸或4英寸晶圓（100mm），制造規(guī)模是不同的。硅通常采用植入物等制造工藝，但這在InP中不常見，在InP中通常是了利用蝕刻的方式形成某些結(jié)構(gòu)，然后鈍化它們?！?/p>

Luxtera公司的Welch指出，除了成本低廉之外，硅光子技術(shù)的產(chǎn)量也非常高?！叭绻褂肅MOS代工，它們的產(chǎn)量是無與倫比的。過去，生產(chǎn)緩慢推遲了光學(xué)解決方案的采用。”

300mm晶圓的另一個優(yōu)勢是代工廠更有可能使用先進的制造技術(shù)。Welch補充說：“雖然光子器件不需要很好的光刻技術(shù)，但它不會受到傷害，與晶體管相比，這些結(jié)構(gòu)相當(dāng)龐大，大多數(shù)光學(xué)結(jié)構(gòu)具有無限的帶寬，所以它們不需要像縮放CMOS那樣需要縮放以使其速度更快?！?/p>

事實上，談?wù)摴?jié)點尺寸對光子器件來說并不合適。Nagarajan指出：“光子的波長比電子的波長大得多，這就是電子產(chǎn)品可以進入7nm節(jié)點的原因。然而，標(biāo)準(zhǔn)硅光子器件都在130nm或180nm節(jié)點，通常使用245nm光刻線。光學(xué)器件與電子器件不同之處在于它們相位敏感，且側(cè)壁粗糙度和損耗都是重要指標(biāo)。光刻和蝕刻的質(zhì)量與更精細(xì)的節(jié)點一致，但規(guī)模更大。”

雖然您可能不想使用7nm節(jié)點，但其開發(fā)可能會間接為您提供幫助。Cadence杰出工程師Gilles Lamant指出：“我們在減小門線粗糙度方面所取得的所有進展都是可行的，代工廠正在投資以更好的實現(xiàn)光子工藝的產(chǎn)量和控制。你會發(fā)現(xiàn)，當(dāng)你聽到GlobalFoundries說他們將他們的平臺移動到更大的晶圓廠或更現(xiàn)代化的晶圓廠時，這不僅意味著每個晶圓的失敗率更高，而且意味著他們的目標(biāo)是更先進的設(shè)備和更好的控制。”

現(xiàn)在的問題是光子學(xué)不使用傳統(tǒng)的CMOS工藝，并且限制了愿意制造器件的代工廠的數(shù)量。Welch表示：“你想使用制造廠中存在的所有工具，同時我們希望盡可能少的偏差。我們不需要特殊的不限或者特殊的工具，我們希望我們的晶圓可以像先進CMOS一樣運行。這就是我們獲得成本和規(guī)模的方式。這項技術(shù)有很多工作要做，雖然在這方面看起來相當(dāng)簡單，但這很具挑戰(zhàn)性?！?/p>

而某些挑戰(zhàn)依然存在。Nagarajan指出了一個大問題：“你需要鍺作為探測器的原料，然而純鍺的生長仍然是一個挑戰(zhàn)?！?/p>

集成

集成是數(shù)據(jù)中心的驅(qū)動因素。Welch表示：“集成非常重要，因為它降低了成本。在優(yōu)化成本或降低功耗的同時，將朝著更高集成度發(fā)展。這對銅來說也是一樣的。它曾經(jīng)有分立的物理層，但隨著時間的推移，它們在交換機后面以更高的密度集成。集成在光學(xué)領(lǐng)域也將發(fā)揮同樣的作用?！?/p>

在光子學(xué)中有兩種典型的集成方法。第一種使用混合晶片，直接在CMOS裸片上集成光子元件，因此CMOS晶體管與光子元件在同一襯底上。這是Luxtera采取的方法。但是，大多數(shù)人仍然在做一個多芯片設(shè)計——它有一個光子晶片和一個電子CMOS晶片。

西門子公司IC設(shè)計小組的產(chǎn)品營銷經(jīng)理Chris Cone說：“光子芯片的制造成本通常較低。它們是在較低的技術(shù)節(jié)點（如130或65納米）下生產(chǎn)的，而且光子晶片的尺寸往往更大。這意味著它們可以被倒裝結(jié)合，并且在其上面粘合CMOS芯片。我們在這方面看到了很大的進展。設(shè)想一個CMOS晶粒倒裝在一個光子晶片的頂部，而這個晶粒有點大，所以你可以用它作為插件。然后，您需要訪問CMOS裸片，并需要采用某種形式的硅通孔（TSV）方法來訪問電信號?！?/p>

激光本身仍然存在一個重大問題。EV集團業(yè)務(wù)發(fā)展副總裁Martin Eibelhuber說：“一個主要問題是有源光學(xué)元件的集成，它們通常是基于化合物半導(dǎo)體的激光器。由于硅基器件無法滿足這些激光器的性能，因此需要異質(zhì)材料集成，這對標(biāo)準(zhǔn)CMOS基礎(chǔ)結(jié)構(gòu)并不常見。直接晶圓鍵合已被證明是結(jié)合不同材料的極佳方法——以低成本實現(xiàn)高質(zhì)量集成。由于幾何約束，全硅晶片鍵合方法對于硅光子學(xué)不是優(yōu)選的，因此開發(fā)了利用等離子體激活的直接鍵合的多芯片轉(zhuǎn)移工藝?！?/p>

設(shè)計流程

當(dāng)前我們需要完善技術(shù)所需的工具、工藝和流程。Synopsys光學(xué)解決方案事業(yè)部研發(fā)部門主管Tom Walker說：“我們正在努力將光子設(shè)計提升到更高的水平，同時實現(xiàn)更好的自動化。這兩個因素對于幫助更多設(shè)計師開發(fā)定制光子集成電路設(shè)計至關(guān)重要?！?/p>

這一切都始于工藝設(shè)計工具包（PDK）。Nagarajan說：“Synopsys和Cadence都在增加這方面的產(chǎn)品。Synopsys剛剛收購了這個領(lǐng)域的一家公司（PhoeniX Software）。PDK需要自動化，并與Mentor設(shè)計規(guī)則檢查工具（DRC）和Cadence工具進行結(jié)合，這些工具可以實現(xiàn)仿真/數(shù)字仿真和Synopsys的等效工具。有一整套光學(xué)工具需要移植到這些流程中。這還有很長的路要走。”

Walker解釋道：“設(shè)計過程分為不同的層次。每個層次都向設(shè)計師展現(xiàn)了越來越抽象的功能，同時隱藏了底層的內(nèi)部工作。第一級對應(yīng)于物理布局。在此，控制幾何形狀和材料屬性以創(chuàng)建定義組件和連接的結(jié)構(gòu)。其他級別是電路級別，信號行為通過將各個組件連接到電路來定義。

在模擬世界中，下一個層次通常稱為參數(shù)化單元或PCell。Nagarajan繼續(xù)說道：“如果您的設(shè)計主要采用基于PCell的標(biāo)準(zhǔn)代工廠，那么設(shè)計環(huán)境適合自動化。您可以購買一個IP內(nèi)核并將其納入其中。如果你處于高端市場，那么你正在設(shè)計出一個極其出色的產(chǎn)品，這往往是一個專家驅(qū)動的過程。盡管這些工具遠不及電子產(chǎn)品或普通可用IP核的復(fù)雜程度，但一些代工廠已經(jīng)開始提供PCells。”

設(shè)計的另一面是驗證。Cadence的Lamant說：“當(dāng)你談?wù)摍C架的頂部到底部或卡的左到右時，能夠進行全系統(tǒng)仿真開始變得非常有趣。你需要將AMS與光學(xué)模擬器結(jié)合在一起。如果沒有模擬，你只需要簡單計劃并投入足夠的中繼器，但對于較短的距離，你想嘗試優(yōu)化它并盡量減少能源消耗。”

光學(xué)元件的集成也產(chǎn)生了一些有趣的新挑戰(zhàn)。Lamant補充道：“光線有反射的趨勢，所以你有前向傳播的光，但有一定數(shù)量的光線會反射回來，而且你確實需要建模。這是混合光學(xué)模擬器真正起作用的地方。如果你有一種使用數(shù)學(xué)模型傳播信號的方法，比如Verilog-A，向后傳播需要很多額外的方程?！?/p>

在電子和光子聚集在一起的地方出現(xiàn)了另一系列問題。Mentor公司的Cone說：“當(dāng)你驅(qū)動一個光子接口時，你遇到了很多噪音和大量熱量的問題，這必須考慮在內(nèi)。沒有人提供這種能力。這一切都?xì)w結(jié)為接口，它非常高速，以每秒幾十千兆位的速度運行，一個開關(guān)驅(qū)動調(diào)制器上的結(jié)點或移相器，并產(chǎn)生一個您必須考慮的EMI簽名。同樣，從光電探測器開始，你會有一個非常敏感的輸入進入跨阻放大器。你必須屏蔽來自電路其他部分的噪聲。”

這種電活動以及它產(chǎn)生的熱量可能會給光學(xué)器件帶來困難。Lamant指出：“只需將溫度改變1°C，就可以看到光線的巨大變化。有一些很好的方法可以調(diào)整光路，雖然這可能是一個優(yōu)勢，但我周圍的所有電子設(shè)備的變化速度都很快，帶來了超過1°C的變化。所以這是一個非常敏感的調(diào)整機制，也是一個大問題。這是一個投資和研究領(lǐng)域。我們需要以動態(tài)的方式更好地理解熱效應(yīng)。對于電子產(chǎn)品來說，它通常被視為二階效應(yīng)。但對于光學(xué)來說，散熱是一種一階效應(yīng)。如果您從制造廠的PDK中查看組件，則會看到許多熱調(diào)整組件。所以它不是在驗證階段就能夠離開的東西。這是一個一級效應(yīng)?！?/p>

Lamant解釋說，光子電路需要找到熱平衡。當(dāng)你想要創(chuàng)建光子學(xué)中的零點時，你要么嘗試調(diào)整相位或者使它們不對準(zhǔn)，以產(chǎn)生建設(shè)性或破壞性的干擾。通過加熱一些東西來調(diào)整受影響的相位偏移，從而向前或向后移動物體。

EDA正在應(yīng)對這些挑戰(zhàn)。然而，Cone有一個警告：“光子學(xué)與電子學(xué)非常不同，我們需要為領(lǐng)域提供解決方案以滿足他們的需求，而不是試圖迫使光子學(xué)領(lǐng)域遵守嚴(yán)格的EDA設(shè)計規(guī)則，我不相信這是正確的做法?！?/p>

前途光明

盡管光子學(xué)不會像走上電子學(xué)和摩爾定律那條道路，但光子行業(yè)已經(jīng)開始提高光子電路的可能性。Lamant指出了MIT的一個有趣的發(fā)展：“Light Matter有一個光子學(xué)乘法器，用于機器學(xué)習(xí)中應(yīng)用矩陣系數(shù)。光子電路本身非常簡單，但正在執(zhí)行的功能卻非常復(fù)雜?！?/p>

矩陣乘法是機器學(xué)習(xí)中的性能限制器，并且消耗大量的功率。對于光學(xué)等效物，它可以以更快的速度和少量的功率執(zhí)行。

其他應(yīng)用程序可能會被發(fā)現(xiàn)。Lamant警告說：“一個重要的考慮因素是數(shù)據(jù)必須轉(zhuǎn)換成適合光學(xué)的形式，而且需要能量。因此，其中一個折衷方案是，是否值得將電子信息轉(zhuǎn)換為光信息，以便可以在光學(xué)加速器內(nèi)消耗和處理?；蛘吒玫貙⑵溆米麟娮赢a(chǎn)品并支付更高的成本，這是一個系統(tǒng)級的折衷?！?/p>

Cone指出另一個有趣的研究線。“看看HPE實驗室和機器，這是一種內(nèi)存驅(qū)動計算的形式。他們提供了計算的未來愿景，這是基于光子學(xué)的。”

在硅光子學(xué)中，您有大量節(jié)點通過單根光纖連接，并且它們幾乎都是瞬間互相對話。Cone表示：“這改變了我們對系統(tǒng)級芯片架構(gòu)的了解，所有這些都基于電子連接。企業(yè)意識到他們不需要使用傳統(tǒng)架構(gòu)，所有架構(gòu)都是模塊化的，并通過一些接口進行交流?！?/p>

集成硅光子技術(shù)變得越來越重要，必要的工具和流程也已日趨成熟。在未來硅光子集成技術(shù)將提出更新穎的方式為光子學(xué)領(lǐng)域提供便利。