0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

電子設(shè)計(jì) ? 來(lái)源:郭婷 ? 作者:電子設(shè)計(jì) ? 2019-06-08 09:32 ? 次閱讀

引 言

集成電路的生產(chǎn)成本以測(cè)試開(kāi)發(fā)、測(cè)試時(shí)間以及測(cè)試設(shè)備為主。模擬電路一般只占芯片面積的10%左右,測(cè)試成本卻占總測(cè)試成本的主要部分。所以,削減模擬部分的測(cè)試成本將有利于芯片的設(shè)計(jì)與生產(chǎn)。

數(shù)字電路有很多成熟的可測(cè)性設(shè)計(jì)技術(shù)( design fortest,DFT ),模擬電路測(cè)試還未發(fā)展到如此成熟,缺乏完善的模型進(jìn)行自動(dòng)化測(cè)試。隨著集成電路的發(fā)展,混合信號(hào)芯片功能越來(lái)越復(fù)雜,但芯片I/ O 口數(shù)量跟不上芯片發(fā)展的規(guī)模,導(dǎo)致很多電路節(jié)點(diǎn)變得不可控制或( 與) 不可觀察,加大了測(cè)試工作的難度。

典型模擬電路有放大器、濾波器等各種線性和非線性電路,通常包含若干串聯(lián)結(jié)構(gòu)的模塊。本文從系統(tǒng)結(jié)構(gòu)出發(fā),針對(duì)串聯(lián)結(jié)構(gòu)電路提出一種可測(cè)性設(shè)計(jì)方案,增加較少的I/ O 口,使外部測(cè)試設(shè)備可以控制觀察內(nèi)部的各個(gè)模塊,這些增加的I/ O 數(shù)目不隨內(nèi)部模塊數(shù)目而變化,同時(shí)該結(jié)構(gòu)還可以兼容邊界掃描技術(shù)。

1 系統(tǒng)級(jí)的可測(cè)性設(shè)計(jì)

1. 1 控制觀察模塊

控制觀察模塊( contr ol observ e module,COM) 的等效模型如圖1( a) 所示。由開(kāi)關(guān)1、開(kāi)關(guān)2、開(kāi)關(guān)3 上的高低電平組成模塊工作的指令碼( Inst ruct ion Code) 。

如圖1( b) 分別有透明模式,測(cè)試觀察模式和測(cè)試輸入模式??刂七@三種模式的指令碼分別為010,100,001??墒瓜到y(tǒng)電路和嵌入式模塊間建立各種通路連接方式。

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

1. 2 基本原理

如圖2 所示,In 是原始輸入端,Out 是原始輸出端,在M1( 模擬電路模塊1) 、M2( 模擬電路模塊2) 和M3( 模擬電路模塊3) 之間插入COM,A B1 和AB2 是測(cè)試端口,其中AB1 為COM 觀察輸出端,AB2 為COM 控制輸入端,IR( 指令寄存器) 與COM 模式端連接,所有IR 串聯(lián)連接,在clk 作用下串行輸入指令碼,rst 為置零端。

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

圖2 DFT 設(shè)計(jì)的基本原理框圖

當(dāng)COM1 和COM2 為透明模式時(shí),輸入In 的信號(hào)經(jīng)M1,M2 和M3 到輸出Out ,測(cè)試整個(gè)通路,指令碼為010010;當(dāng)COM1 為測(cè)試觀察模式,COM2 為測(cè)試控制模式時(shí),由通路In →M1 →COM1 → AB1 可以單獨(dú)測(cè)試M1,由通路AB2 →COM2 →M3 → Out 可以單獨(dú)測(cè)試M3,指令碼為100001;當(dāng)COM1 為測(cè)試控制模式,COM2 為測(cè)試觀察模式時(shí),由通路AB2 →COM1 →M2 →COM2 →AB1 可以單獨(dú)測(cè)試M2,指令碼為001100;當(dāng)COM1 為透明模式,COM2 為測(cè)試觀察模式時(shí),由通路In →M1 → COM1 →M2 → COM2 → AB1 可以單獨(dú)測(cè)試M1 與M2 組成的串聯(lián)結(jié)構(gòu),指令碼為010100;當(dāng)COM1 為測(cè)試控制模式,COM2 為透明模式時(shí),由通路AB2 → COM1 →M2 →COM2 →M3 →Out 可以單獨(dú)測(cè)試M2 與M3 組成的串聯(lián)結(jié)構(gòu),指令碼為001010。

對(duì)于n 個(gè)模擬電路模塊,通過(guò)合適的指令碼也可以隔離若干內(nèi)部模塊進(jìn)行單獨(dú)測(cè)試。

2 DFT 結(jié)構(gòu)的具體實(shí)現(xiàn)與仿真

2. 1 COM 模塊和指令寄存器的實(shí)現(xiàn)

COM 模塊內(nèi)部的模擬開(kāi)關(guān)選擇雙向傳輸性好的時(shí)鐘控制CMOS 互補(bǔ)門實(shí)現(xiàn)。為了有效傳輸信號(hào),傳輸門導(dǎo)通電阻不能隨輸入信號(hào)的變化而有太大的波動(dòng)。

它的導(dǎo)通電阻計(jì)算如下:

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

傳輸門導(dǎo)通電阻基本不受輸入信號(hào)的影響。經(jīng)仿真,該互補(bǔ)開(kāi)關(guān)的- 3 dB 帶寬達(dá)到121. 8 MHz,可以滿足大多數(shù)模擬電路的帶寬要求。

指令寄存器模塊用來(lái)實(shí)現(xiàn)指令移位傳輸以及存儲(chǔ)的功能,它由D 觸發(fā)器組成的移位寄存單元實(shí)現(xiàn),并且加入了異步置零端。

2. 2 整體結(jié)構(gòu)的實(shí)現(xiàn)與驗(yàn)證仿真

在模擬電路設(shè)計(jì)中多級(jí)運(yùn)算放大器的使用很常見(jiàn) ,作為驗(yàn)證,模擬電路模塊M1~ M3 選擇運(yùn)算放大器緩沖模塊,對(duì)電路進(jìn)行DFT 設(shè)計(jì),使用Cadence 軟件,基于0. 5 um CMOS 工藝庫(kù)對(duì)該DFT 結(jié)構(gòu)進(jìn)行功能仿真分析。

指令寄存器置零時(shí)所有開(kāi)關(guān)斷開(kāi),輸入信號(hào)為偏置2 V,振幅1 V 的1 MHz 正弦波,各輸出端被截止。

圖3是在各種指令碼下,電路信號(hào)傳輸?shù)姆抡娣治?,輸入信?hào)均能通過(guò)特定通路有效傳輸?shù)街付ㄝ敵?a target="_blank">端口。

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

圖3 各種指令碼下的電路整體仿真結(jié)果

3 與邊界掃描技術(shù)的兼容性

邊界掃描測(cè)試技術(shù) 在降低產(chǎn)品測(cè)試成本,提高產(chǎn)品質(zhì)量和可靠性以及縮短產(chǎn)品上市時(shí)間等方面有顯著的優(yōu)點(diǎn),目前在數(shù)字電路的測(cè)試中已得到很多應(yīng)用。

它也可應(yīng)用于混合信號(hào)測(cè)試,圖4 就是一種混合信號(hào)芯片測(cè)試方案。本文設(shè)計(jì)的DFT 結(jié)構(gòu)中指令寄存器串接在IEEE 1149. 1 標(biāo)準(zhǔn)中的掃描寄存器后,共用時(shí)鐘信號(hào),可以進(jìn)行聯(lián)合測(cè)試,并且進(jìn)一步減少了模擬部分額外引出的端口數(shù)。

可測(cè)性設(shè)計(jì)結(jié)構(gòu)提高電路內(nèi)系統(tǒng)模塊的可測(cè)試性

圖4 混合信號(hào)芯片測(cè)試的一種方案

4 結(jié) 語(yǔ)

本文針對(duì)串聯(lián)結(jié)構(gòu)的模擬集成電路提出一種可測(cè)性設(shè)計(jì)結(jié)構(gòu),提高了電路的可控制性及可觀察性,實(shí)現(xiàn)對(duì)電路整體以及內(nèi)部單一或幾個(gè)相鄰模塊的測(cè)試。仿真分析證明,該結(jié)構(gòu)簡(jiǎn)單有效,只需額外引出5 個(gè)PAD,數(shù)目少,靈活性高,不隨模塊數(shù)增加而變化,并可兼容邊界掃描技術(shù)。不過(guò),在提高可測(cè)試性的同時(shí),會(huì)在一定程度上增加芯片的面積和功耗。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50220

    瀏覽量

    420968
  • 集成電路
    +關(guān)注

    關(guān)注

    5377

    文章

    11316

    瀏覽量

    360411
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    改進(jìn)電路設(shè)計(jì)規(guī)程提高測(cè)試

    改進(jìn)電路設(shè)計(jì)規(guī)程提高測(cè)試    隨著微型化程度不斷提高,元件和
    發(fā)表于 05-24 23:01

    PCB設(shè)計(jì)技巧Tips9: 改進(jìn)電路設(shè)計(jì)規(guī)程提高測(cè)試

    公司的S記錄結(jié)構(gòu)等。大多數(shù)測(cè)試系統(tǒng),只要能夠?qū)扉W或ISP元件進(jìn)行編程,是可以解讀這些格式的。前面所提到的許多信息,其中許多也是元件制造所必須的。當(dāng)然,在制造
    發(fā)表于 11-19 11:47

    改進(jìn)電路PCB設(shè)計(jì)規(guī)程提高測(cè)試

    記錄結(jié)構(gòu)等。大多數(shù)測(cè)試系統(tǒng),只要能夠?qū)扉W或 ISP 組件進(jìn)行編程,是可以解讀這些格式的。前面所提到的許多信息,其中許多也是組件制造所必須的。當(dāng)然,在制造
    發(fā)表于 01-14 14:34

    PCB設(shè)計(jì)的測(cè)試概念

    設(shè)計(jì)應(yīng)包括系統(tǒng)測(cè)試性問(wèn)題。系統(tǒng)測(cè)試性功能要
    發(fā)表于 07-28 10:08

    改進(jìn)PCB電路設(shè)計(jì)規(guī)程提高測(cè)試

    改進(jìn)PCB電路設(shè)計(jì)規(guī)程提高測(cè)試隨著微型化程度不斷提高,元件和布線技術(shù)也取得巨大發(fā)展,例如BG
    發(fā)表于 11-06 09:11

    改進(jìn)PCB電路設(shè)計(jì)規(guī)程提高測(cè)試

    改進(jìn)PCB電路設(shè)計(jì)規(guī)程提高測(cè)試隨著微型化程度不斷提高,元件和布線技術(shù)也取得巨大發(fā)展,例如BG
    發(fā)表于 11-06 10:33

    PCB制造測(cè)試技術(shù)概述

    測(cè)試設(shè)計(jì)技術(shù),它以外部測(cè)試和特定目標(biāo)測(cè)試設(shè)計(jì)
    發(fā)表于 09-19 16:17

    如何改進(jìn)電路設(shè)計(jì)規(guī)程從而提高測(cè)試?

    什么是測(cè)試?為什么要發(fā)展測(cè)試友好技術(shù)?如何去改進(jìn)測(cè)試
    發(fā)表于 04-13 06:54

    如何改進(jìn)電路設(shè)計(jì)規(guī)程來(lái)提高測(cè)試?

    如何改進(jìn)電路設(shè)計(jì)規(guī)程來(lái)提高測(cè)試?
    發(fā)表于 04-26 06:49

    dft測(cè)試設(shè)計(jì)

    dft測(cè)試設(shè)計(jì),前言測(cè)試設(shè)計(jì)方法之一:掃描設(shè)計(jì)方法
    發(fā)表于 07-22 09:10

    PCB測(cè)設(shè)計(jì)

    目的:提高PCB的檢測(cè)和故障診斷能力,從而提高PCB的維修.方法結(jié)構(gòu)標(biāo)準(zhǔn)化和應(yīng)用新的測(cè)設(shè)計(jì)
    發(fā)表于 03-24 13:15 ?0次下載

    如何改進(jìn)電路設(shè)計(jì)規(guī)程提高測(cè)試

    如何改進(jìn)電路設(shè)計(jì)規(guī)程提高測(cè)試     隨著微型化程度不斷提高
    發(fā)表于 03-25 11:35 ?438次閱讀

    如何提高電路測(cè)試

    如何提高電路測(cè)試 隨著電子產(chǎn)品結(jié)構(gòu)尺寸越來(lái)越小,目前出現(xiàn)了兩個(gè)特別引人注目的問(wèn)題︰一是
    發(fā)表于 04-07 22:25 ?731次閱讀

    SOC的測(cè)試設(shè)計(jì)策略

    測(cè)試設(shè)計(jì)(DFT)是適應(yīng)集成電路的發(fā)展要求所出現(xiàn)的一種技術(shù),主要任務(wù)是對(duì)電路結(jié)構(gòu)進(jìn)行調(diào)整,提高
    發(fā)表于 04-27 11:11 ?3376次閱讀
    SOC的<b class='flag-5'>可</b><b class='flag-5'>測(cè)試</b><b class='flag-5'>性</b>設(shè)計(jì)策略

    什么是測(cè)試設(shè)計(jì) 測(cè)試評(píng)估詳解

    測(cè)設(shè)計(jì)(DFT)之測(cè)試評(píng)估詳解 測(cè)試
    發(fā)表于 09-01 11:19 ?1117次閱讀
    什么是<b class='flag-5'>可</b><b class='flag-5'>測(cè)試</b><b class='flag-5'>性</b>設(shè)計(jì) <b class='flag-5'>可</b><b class='flag-5'>測(cè)試</b><b class='flag-5'>性</b>評(píng)估詳解