如何消除寄生電容的電路設(shè)計(jì)方案

作者： 廖涌，程曦

在被測(cè)點(diǎn)阻抗較高時(shí)，即使該點(diǎn)僅有較小的電容，其帶寬也會(huì)受限。在基于磁簧繼電器的多路選擇器中，由于各磁簧繼電器的寄生電容會(huì)在輸出端并聯(lián)，加大了輸出端的電容，使得電路的帶寬變窄。本文介紹了可消除這種寄生電容的電路設(shè)計(jì)方案。

多路選擇器是一種能從多路輸入信號(hào)中選出一路并將其輸送至輸出端的一種器件。在測(cè)試自動(dòng)化領(lǐng)域，它可以取代人工插拔線路，且能使一臺(tái)單輸入儀器自動(dòng)測(cè)量多個(gè)信號(hào)，從而降低測(cè)試成本，節(jié)約測(cè)試時(shí)間。實(shí)現(xiàn)選擇器的一種常用方法是使用磁簧繼電器。磁簧繼電器具有體積小、較半導(dǎo)體繼電器導(dǎo)通電阻小且較電磁繼電器反應(yīng)速度快等優(yōu)點(diǎn)。這些特點(diǎn)使得磁簧繼電器受到各種選擇器模塊的青睞。

磁簧繼電器的結(jié)構(gòu)及等效電路如圖1所示。其非理想性主要源于其導(dǎo)通電阻(Ron)、兩根干簧管間的開(kāi)路電容(Cgap)以及干簧管到線圈間的電容(Coil1,2) 。不過(guò)這些非理想性在大多數(shù)情況下都是可以忽略的。下面我們用一個(gè)例子來(lái)說(shuō)明這一點(diǎn)。

圖2所示為基于繼電器的多對(duì)一選擇器的典型應(yīng)用電路。 Vcc為線圈偏置電壓，Ctrl n ( n = 1, 2, … , 50) 連于驅(qū)動(dòng)電路(圖中略去)。Cvcc和Cctrl 是位于繼電器管腳之間和管腳與線圈之間的等效電容。與100Ω串聯(lián)的電壓源代表被測(cè)器件的輸出端，3pf 電容并聯(lián)10MΩ電阻則為等效示波器的典型輸入阻抗。圖中的電路有50路輸入端，第50路輸入端通過(guò)繼電器連接于示波器，其它49路則處于開(kāi)路狀態(tài)。

對(duì)于以上電路，輸入電壓的頻率需要多大，才會(huì)使得示波器量得的信號(hào)明顯有別于實(shí)際電壓輸入信號(hào)呢？為了計(jì)算這個(gè)問(wèn)題，我們首先來(lái)簡(jiǎn)化一下上面的電路網(wǎng)絡(luò)。我們注意到，點(diǎn)A的對(duì)地電容是該網(wǎng)絡(luò)各節(jié)點(diǎn)中最大的：其上有50個(gè)1.4pf Cvcc并聯(lián)接地。所以，在該網(wǎng)絡(luò)的-3dB頻率，點(diǎn)A的對(duì)地阻抗應(yīng)該接近于100Ω的電壓源輸出電阻。由于繼電器開(kāi)路電容Cgap遠(yuǎn)遠(yuǎn)小于點(diǎn)A對(duì)地電容，相同頻率下，可近似于開(kāi)路。這樣，與之串聯(lián)的100Ω電阻也都可以忽略了。同理，Cctrl50也可視為開(kāi)路。這樣，我們就得到了如下簡(jiǎn)化電路 ：

該簡(jiǎn)化網(wǎng)絡(luò)的-3dB頻率為：

可見(jiàn)，對(duì)于數(shù)兆赫以下的中低頻應(yīng)用場(chǎng)合，基于磁簧繼電器的多路選擇器可近似為理想導(dǎo)線。

高阻測(cè)試點(diǎn)應(yīng)用

然而，當(dāng)被測(cè)儀器的輸出阻抗較大時(shí)，情況就不同了。我們還是來(lái)舉一個(gè)例子。如圖4所示 (等效電路見(jiàn)圖5)，該網(wǎng)絡(luò)與圖3幾乎一樣，唯一的區(qū)別是被測(cè)器件的輸出由電壓源變成了電流源。為了不讓任何一個(gè)電流源開(kāi)路，這里使用了單刀雙擲型繼電器。Rload將電流轉(zhuǎn)為電壓，以供示波器測(cè)量。假使繼電器寄生元件參數(shù)不變，由于Rload有20KΩ的電阻，該網(wǎng)絡(luò)-3dB頻率將降到僅60kHz左右。在實(shí)際應(yīng)用中，由于PCB和線路的電容，其-3dB頻率會(huì)更低。這樣一來(lái)，即使對(duì)低頻電路，這樣的多路選擇器也變得不再適合了。

盡管上述分析使用了電流源，但在被測(cè)器件是輸出電阻較大的電壓源時(shí)也會(huì)發(fā)生以上情況。

下面，我們將介紹一種可基本消除點(diǎn)A電容的電路。使用該電路后，上述多路選擇器的頻率可被拓寬數(shù)十倍，因而可應(yīng)用于高阻抗測(cè)試點(diǎn)。減少電容不單可以增加帶寬，在被測(cè)端接反饋網(wǎng)絡(luò)的情況下 (比如運(yùn)放輸出端)，也可以改善穩(wěn)定性。此外，小電容也有利于測(cè)試輸出端的階躍響應(yīng)。總之，在選擇器的輸出端減小電容，有明顯的好處。

電容消除電路

我們接下來(lái)會(huì)介紹若干種方法來(lái)減小A點(diǎn)的電容。我們使用電流源電路來(lái)說(shuō)明這些方法，但是這些方法也可用于電壓源電路。

為了思考這一問(wèn)題，我們首先需要找出這些寄生電容的成因。經(jīng)過(guò)觀察，我們不難發(fā)現(xiàn)點(diǎn)A的寄生電容主要有兩個(gè)來(lái)源。圖6和圖7繪出了容性電流的通路。顯然，解決問(wèn)題的關(guān)鍵就在于阻斷這兩條容性電流通路。我們接下來(lái)就分別研究這兩條通路。

消除Cgap

首先我們來(lái)看圖6。這一通路流經(jīng)50個(gè)并聯(lián)的繼電器開(kāi)路電容Cgap，回到交流地Vbias。50個(gè)Cgap并聯(lián)，形成了一個(gè)較大的電容。

也許你會(huì)問(wèn)，為什么不關(guān)閉不用的電流源，這樣不就不需用單刀雙擲繼電器，而用單刀單擲的就可以了？這樣，Cgap的問(wèn)題不就不存在了嗎？遺憾的是，事實(shí)并非如此。

首先，即便電流源關(guān)閉，它還是會(huì)有并聯(lián)寄生電容。該電容可以在高頻將其接地。

其次，即便電流源的輸出電容很小，Cgap還是會(huì)連到Cctrl，而Cctrl則會(huì)連到驅(qū)動(dòng)電路，驅(qū)動(dòng)電路上還有線圈續(xù)流復(fù)位二極管。這些電路的電容會(huì)通過(guò)Cctrl接地，而這些電容一般與Cctrl相當(dāng)，或更大。所以點(diǎn)A由于Cgap并聯(lián)而有的電容值還是會(huì)很大。

因此，我們將保留單刀雙擲的設(shè)計(jì)。之后我們將看到，這樣的設(shè)計(jì)將便于實(shí)現(xiàn)電容消除電路。 回到消除Cgap的討論。電容的電流是由電容兩端電壓變化引起的。

既然點(diǎn)A的電壓必須變化，那我們能不能使得電容的另一端不接地(交流地)，而接到與A一齊變化的電位上呢？順著這樣的思路，我們得到了如圖8的電路。

圖8中，點(diǎn)A的信號(hào)經(jīng)過(guò)運(yùn)放隔離后，加上一個(gè)直流偏置，被回送到Vbias2。右邊的運(yùn)放輸出為：

Voffset 是直流電壓偏置，其值可正可負(fù)，作用是給不使用的電流源一個(gè)合適的直流電壓偏置值。

圖8的方法需要兩個(gè)運(yùn)放(除非Voffset為0)。如果Voffset為0，另一運(yùn)放可直接連到Vbias2。實(shí)際上可以省去一個(gè)運(yùn)放，圖9給出了使用一個(gè)運(yùn)放和一個(gè)浮動(dòng)電源的電路。

好在許多常見(jiàn)的實(shí)驗(yàn)室電源都是浮動(dòng)的：其輸出端由變壓器隔離。比如Keysight E3631A和E3646A，其負(fù)極和地之間的電容在我們所討論的應(yīng)用中可以忽略。

圖9雖然省了一個(gè)運(yùn)放，但還是需要有源元件。圖10給出了只需一個(gè)電阻就可以達(dá)到類(lèi)似效果的方案，該方案僅在特殊情況下成立，但此特殊情況卻并不罕見(jiàn)：

如果選擇器上的每一個(gè)被測(cè)器件都相同，并且可以在不被測(cè)時(shí)同時(shí)開(kāi)啟，那么我們就能使每個(gè)被測(cè)器件輸出同樣的波形。Rload2的值為：

式中，n是被測(cè)器件的總數(shù)，在我們的例子里是50。

I是單個(gè)被測(cè)器件的輸出電流，In = I (n = 1,2,…50)。

可見(jiàn)，這將使得Cgap兩端的電壓保持不變，從而切斷容性電流的通路，Cgap也就不再影響點(diǎn)A了。

消除Cvcc

研究完消除Cgap的電路，我們?cè)賮?lái)研究如何消除Cvcc。這一通路主要由許多Cvcc構(gòu)成，最終流回了Vcc——繼電器線圈的直流偏置電壓。有了之前消除Cgap的經(jīng)驗(yàn)，我們不難得到一個(gè)類(lèi)似的電路。圖11用一個(gè)浮動(dòng)電源來(lái)達(dá)到消除Cvcc的效果。

這樣一來(lái)，似乎我們所有的問(wèn)題都應(yīng)該解決了。很遺憾，實(shí)驗(yàn)結(jié)果表明，上圖的電路并不能消除所有的Cvcc。何以如此呢？我們需要再仔細(xì)觀察一下繼電器線圈的模型。

繼電器線圈雖然被畫(huà)成了電感，但實(shí)際上卻有較大的直流電阻，大約在100Ω量級(jí)。我們已經(jīng)指出，繼電器驅(qū)動(dòng)電路有較大的電容。簡(jiǎn)單起見(jiàn)，我們考慮一種極限情況：驅(qū)動(dòng)電路的電容很大，以至可以認(rèn)為線圈的一端直接接在交流地上，那么繼電器管腳和線圈之間的電容就會(huì)沿著干簧管分布，如圖12所示。也就是說(shuō)，只是在Vcc上加上信號(hào)并不能抵消所有的管腳和線圈之間的電容。

圖13的電路解決了這一問(wèn)題(為了簡(jiǎn)單起見(jiàn)，圖中略去了續(xù)流二極管)。Vss為點(diǎn)A交流部分的信號(hào)加上0直流偏置，這樣繼電器線圈的兩端就都被和點(diǎn)A相同的交流信號(hào)驅(qū)動(dòng)，Cvcc對(duì)點(diǎn)A就不再影響。

你也許已經(jīng)注意到了，圖13中驅(qū)動(dòng)電路的源極不再是地。這樣一來(lái)，柵極驅(qū)動(dòng)電壓還能可靠地打開(kāi)驅(qū)動(dòng)電路嗎？的確，圖13中的電路只能在柵極電壓減去源極電壓最大值后依然大于驅(qū)動(dòng)電路開(kāi)啟電壓的情況下工作。否則，我們就需要增大柵極電壓，直到足夠?yàn)橹埂?/p>

其他注意事項(xiàng)

至此，我們用理想電路模型討論了消除磁簧繼電器寄生電容的電路技巧。然而，實(shí)際的電路并不是理想情況。所以，為了使以上電路達(dá)到較好的效果，還有許多工程實(shí)踐的細(xì)節(jié)需要考慮。

繼電器選取

雖然電路可以消除寄生電容，但是我們還是應(yīng)該選取寄生電容較小的繼電器，因?yàn)槔^電器的電容會(huì)成為運(yùn)放的負(fù)載。對(duì)于非理想運(yùn)放，電容負(fù)載小，相應(yīng)的相移和幅值損耗也小。這樣，電路消除電容的效果也會(huì)更佳。

另外，在圖10 中，等效來(lái)說(shuō)，每路電流源仍需驅(qū)動(dòng)一個(gè)繼電器的Cgap，所以小的寄生電容總是好的。

繼電器的屏蔽層

繼電器屏蔽層是線圈和管腳之間的一層金屬，主要用于屏蔽噪音 (這里指的不是磁屏蔽層) 。大多數(shù)情況下，屏蔽層會(huì)接地或交流地。該層會(huì)減小管腳之間和管腳到線圈的電容，但是會(huì)增加額外的管腳到屏蔽層之間的電容。如果繼電器有屏蔽層，可以用對(duì)線圈Vcc一樣的方法處理。

電路板布線

標(biāo)準(zhǔn)PCB FR4 材料有4.1-4.4的介電常數(shù)。如果相鄰兩層有30mm X 30mm、相距10mil(0.254mm)的銅皮，那么它們之間的電容為：

Eo = 8.854x10-12，K = 4.3，A為面積，D為距離。

對(duì)于有50個(gè)磁簧繼電器的PCB，連接繼電器各管腳的銅線不可避免會(huì)占一定面積。所以在這些線下，不要鋪銅，以減少電容。

由此產(chǎn)生的一個(gè)副作用是電路的抗噪音能力變差了。所以如果必要，可以在電路外部加裝噪音屏蔽盒。

連接運(yùn)放輸出端至各繼電器時(shí)，扇出(fan-out)和菊花鏈布線法各有千秋。扇出法意味著線路總長(zhǎng)度更長(zhǎng)，即銅線形成的電容更大。好處是各個(gè)繼電器的銅線電容大小類(lèi)似，消除電容電路對(duì)各個(gè)繼電器的效果也就更接近。

反之，菊花鏈能使總線最短，使得運(yùn)放負(fù)載電容變小，代價(jià)是各個(gè)繼電器消除電容的效果參差不齊。 因此我們建議使用混合布線，如圖15所示：

實(shí)驗(yàn)

我們使用圖16的電路制作了一個(gè)多路選擇器來(lái)測(cè)試博通的一款多路電流源產(chǎn)品，該產(chǎn)品電流源DC成分為0。實(shí)驗(yàn)中使用一臺(tái)三端Keysight E3631A電源提供運(yùn)放的電源和Voffset，以驅(qū)動(dòng)繼電器。

在文中所述的電容消除技術(shù)被使用之前，選擇器實(shí)測(cè)點(diǎn)A電容約300pf， 改進(jìn)布線后減至約200pf。Rload2加入后，電容降至約150pf。使用AC+DC驅(qū)動(dòng)Vcc后，電容繼續(xù)降至約30pf。在繼電器驅(qū)動(dòng)源極也被驅(qū)動(dòng)后，點(diǎn)A電容僅余不到10pf。剩余的10pf很可能來(lái)自接口和連接線。-3dB頻率增加30余倍。

總結(jié)

在被測(cè)點(diǎn)阻抗較高時(shí)，即使該點(diǎn)僅有較小的電容，其帶寬也會(huì)受限。在基于磁簧繼電器的多路選擇器中，由于各磁簧繼電器的寄生電容會(huì)在輸出端并聯(lián)，加大了輸出端的電容，使得電路的帶寬變窄。本文介紹了可消除這種寄生電容的電路設(shè)計(jì)方案，使用該方案，如果設(shè)計(jì)合理，選擇器的輸出端電容可以降為小于單個(gè)磁簧繼電器的寄生電容。該方案的中心思想是使用與被測(cè)信號(hào)有同樣交流成分的信號(hào)，驅(qū)動(dòng)寄生電容的另一端。這可以通過(guò)運(yùn)放、浮動(dòng)電壓源、甚至電阻來(lái)實(shí)現(xiàn)。除了拓寬帶寬，該設(shè)計(jì)也可通過(guò)降低電容使得被測(cè)電路穩(wěn)定性受到更小的影響并更好地測(cè)量階躍響應(yīng)。