音樂邏輯測(cè)試筆,Logic test circuits
音樂邏輯測(cè)試筆,Logic test circuits
關(guān)鍵字：邏輯測(cè)試電路圖，HY88
電路如圖所示。由一對(duì)互補(bǔ)型信號(hào)檢測(cè)控制管VT1、VT2及一片8聲效音樂集成電路HY-88等組成，采用微型揚(yáng)聲器發(fā)聲，根據(jù)不同音樂來判斷被測(cè)邏輯狀態(tài)。
電路原理：電路中．HY-88是一片采用PCB(印刷線路板式軟封裝)封裝的8聲效音樂集成電路，它有s1～s8共8個(gè)觸發(fā)控制端，低電平觸發(fā)有效，對(duì)應(yīng)著內(nèi)部ROM(只讀存儲(chǔ)器)預(yù)先存儲(chǔ)的8種動(dòng)物叫聲，分別是蟲叫、蟋蟀、青蛙、布谷鳥、貓、狗、牛及馬蹄聲。調(diào)整振蕩電阻R4可改變叫聲音調(diào)，音頻信號(hào)經(jīng)VT3放大后驅(qū)動(dòng)揚(yáng)聲器BL發(fā)聲。VD1、VD2是降壓二極，以使其Vdd,Vss間的工作電壓符合2.5V～4.5V范圍要求。該邏輯筆的檢測(cè)狀態(tài)為：(1)當(dāng)探針T未接觸電路或檢測(cè)到“懸空”時(shí)，VT1和VT2均截止，Ic的觸發(fā)端s1、s2分別被R3、R2上拉為“1”，IC不工作，BL無聲；(2)當(dāng)探針T檢測(cè)到“O”時(shí)，VT1截止，VT2導(dǎo)通，s2為“1”，s1被“0”觸發(fā)，BL發(fā)出蟲鳴聲；(3)當(dāng)探針T檢測(cè)到“1”時(shí)，VT1導(dǎo)通，VT2截止，S1為“1”，S2被“0”觸發(fā)，BL發(fā)出蟋蟀叫聲；(4)當(dāng)探針T檢測(cè)到“CP”脈沖時(shí)，、VT1、VT2輪流導(dǎo)通，s1、S2被交替觸發(fā)，BL產(chǎn)生蟋蟀和蟲兩種嗚叫聲。
作者：沈左
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
西門子推出Tessent In-System Test軟件
西門子數(shù)字化工業(yè)軟件日前推出 Tessent In-System Test 軟件，作為一款突破性的可測(cè)試性設(shè)計(jì)（DFT）解決方案，旨在增強(qiáng)下一代集成電路（IC）的系統(tǒng)內(nèi)測(cè)試能力。
時(shí)序邏輯電路的基本概念、組成、分類及設(shè)計(jì)方法
Logic Circuit）是一種在數(shù)字電路中，其輸出不僅取決于當(dāng)前輸入，還取決于過去輸入歷史的電路。與組合邏輯電路（Combinational Logic Circuit）不同，組合邏輯
時(shí)序邏輯會(huì)產(chǎn)生鎖存器嗎
時(shí)序邏輯電路本身并不直接“產(chǎn)生”鎖存器，但鎖存器是時(shí)序邏輯電路中的重要組成部分。時(shí)序邏輯電路（Sequential Logic Circuits
opa857在test mode下，out端輸出電壓不隨TEST_IN的電壓變化怎么解決？
原理圖：
CTRL（增益控制引腳）: logic 0–5kΩ
logic 1–20kΩ
OPA857有兩種模式：normal mode 和 test mode ，由TEST_
發(fā)表于 08-02 07:15
組合邏輯電路邏輯功能的測(cè)試方法
，對(duì)組合邏輯電路邏輯功能的測(cè)試是確保數(shù)字系統(tǒng)正確性的關(guān)鍵步驟。 二、測(cè)試目的 組合邏輯電路邏輯功
觸發(fā)器和時(shí)序邏輯電路詳解
電路（Sequential Logic Circuits）則是由觸發(fā)器、邏輯門以及可能的時(shí)鐘信號(hào)源組成的電路，它們能夠處理隨時(shí)間變化的輸入信號(hào)，并產(chǎn)生隨時(shí)間變化的輸出信號(hào)。下面將詳細(xì)探討觸發(fā)器和時(shí)序
multisim中邏輯轉(zhuǎn)換儀怎么用
Multisim是一款由National Instruments公司開發(fā)的功能強(qiáng)大的電子設(shè)計(jì)自動(dòng)化軟件，廣泛應(yīng)用于電子電路設(shè)計(jì)、仿真和測(cè)試領(lǐng)域。邏輯轉(zhuǎn)換儀（Logic Converter
模擬示波器能測(cè)試邏輯信號(hào)嗎
模擬示波器是一種用于測(cè)量和顯示電壓波形的電子測(cè)試儀器，它能夠測(cè)量電壓、頻率、周期、相位等參數(shù)。雖然模擬示波器主要用于測(cè)量模擬信號(hào)，但在某些情況下，它也可以用于測(cè)試邏輯信號(hào)。 模擬示波器測(cè)試
組合邏輯控制器的設(shè)計(jì)步驟是什么
組合邏輯控制器（Combinatorial Logic Controller）是一種數(shù)字電路，用于根據(jù)輸入信號(hào)生成輸出信號(hào)。它不包含存儲(chǔ)元件，因此輸出僅取決于當(dāng)前的輸入信號(hào)。組合邏輯控制器廣泛應(yīng)用
組合邏輯控制器的基本概念、實(shí)現(xiàn)原理及設(shè)計(jì)方法
組合邏輯控制器（Combinatorial Logic Controller）是一種在數(shù)字電路中實(shí)現(xiàn)邏輯功能的設(shè)備，它根據(jù)輸入信號(hào)的當(dāng)前狀態(tài)來產(chǎn)生輸出信號(hào)，而不考慮輸入信號(hào)的歷史狀態(tài)。組合邏輯
車載T-Box邏輯功能測(cè)試方案
北匯信息基于對(duì)客戶需求規(guī)范、行業(yè)法規(guī)及自身測(cè)試經(jīng)驗(yàn)Know-How,為客戶提供完整和專業(yè)的T-Box邏輯功能測(cè)試解決方案。支持在實(shí)驗(yàn)室環(huán)境及實(shí)車環(huán)境下完成T-Box上層邏輯功能
CPLD組成和邏輯塊作用介紹
在CPLD（Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）中，邏輯塊是實(shí)現(xiàn)邏輯功能的核心模塊。它主要由可編程乘積項(xiàng)陣列（即與陣列）、乘積項(xiàng)分配
邏輯測(cè)試儀電路圖分享
邏輯測(cè)試儀是一種用于電子與通信技術(shù)領(lǐng)域的電子測(cè)量?jī)x器，主要用于測(cè)試數(shù)字系統(tǒng)的邏輯關(guān)系。
可編程邏輯陣列PLA內(nèi)部邏輯結(jié)構(gòu)示意
可編程邏輯陣列（Programmable Logic Array，PLA）和可編程陣列邏輯（Programmable Array Logic，PAL）都是數(shù)字
發(fā)表于 02-02 11:41
?2389次閱讀
KUN-TC35調(diào)試筆記1.0
電子發(fā)燒友網(wǎng)站提供《KUN-TC35調(diào)試筆記1.0.pdf》資料免費(fèi)下載
發(fā)表于 11-17 15:21
?0次下載
工商網(wǎng)監(jiān)
評(píng)論