臺(tái)積電7nm工藝助推業(yè)績(jī)新高,2020年投產(chǎn)5納米

張忠謀退休后的四個(gè)月里，臺(tái)積電雖經(jīng)歷病毒風(fēng)波，但7nm工藝加持傍身依然帶給世人驚喜。

昨日，臺(tái)積電公告第三季度合并營(yíng)收達(dá)新臺(tái)幣2603.48億元（約合85.36億美元，按1美元=30.5新臺(tái)幣計(jì)算），其原本預(yù)期第三季度合并營(yíng)收介于84.5~85.5億美元，達(dá)原先業(yè)績(jī)展望上限。

不過，8月初臺(tái)積電受到電腦病毒影響導(dǎo)致全廠區(qū)停工數(shù)日，當(dāng)時(shí)臺(tái)積電表示該事件預(yù)期將對(duì)第三季度營(yíng)收造成低于2%的影響，估計(jì)營(yíng)收表現(xiàn)約落在82.8億~83.8億美元，故按此來看，更是超出預(yù)期。若無該意外事件，晶圓代工龍頭的業(yè)績(jī)可能將令市場(chǎng)驚艷。

7nm工藝助推業(yè)績(jī)新高

正如張忠謀看好般，臺(tái)積電正向“一萬億”（新臺(tái)幣營(yíng)收）的目標(biāo)前進(jìn)。而在7nm的優(yōu)勢(shì)下，距離達(dá)標(biāo)似已近在眼前。

根據(jù)臺(tái)積電公布的數(shù)據(jù)顯示，臺(tái)積電 9月合并營(yíng)收達(dá)新臺(tái)幣949.22億元，寫下單月歷史次高紀(jì)錄，僅次于2018年3月高點(diǎn)，再加上新臺(tái)幣貶值帶動(dòng)下，整體第3季營(yíng)收達(dá)2603.48億元，季增11.6%，年增3.2%。若加之上半年整體業(yè)績(jī)，臺(tái)積電今年前三季度合并營(yíng)收達(dá)新臺(tái)幣7417.03億元，較2017年同期增長(zhǎng)6.0%。

毫無疑問的是，在當(dāng)前全球智能手機(jī)市場(chǎng)滯漲、存儲(chǔ)芯片面臨下跌拐點(diǎn)與挖礦機(jī)需求降低的情況，臺(tái)積電仍如此“爭(zhēng)氣”離不開獨(dú)占鰲頭的7nm芯片工藝訂單。

目前臺(tái)積電7nm晶圓出貨主要供予蘋果(Apple)的新機(jī)iPhone Xs等系列（A12處理器）、華為海思（如麒麟980）、高通（如驍龍855）、AMD（如Radeon Vega GPU）、賽靈思等大客戶均即將在2018年底面市。

此外，自全球礦機(jī)霸主比特大陸與嘉楠耘智發(fā)布新一代挖礦芯片，標(biāo)志著挖礦運(yùn)算特殊應(yīng)用芯片（ASIC）已全面轉(zhuǎn)進(jìn)7nm工藝，并且將在第四季度開始擴(kuò)大投片。

同時(shí)，華為最新發(fā)布的兩款AI芯片升騰910與310靠的是臺(tái)積電7納米與12納米工藝，預(yù)計(jì)明年第二季上市。

臺(tái)積電的表現(xiàn)并不會(huì)讓人失望。正如摩根士丹利在研究報(bào)中寫道，隨著Globalfoundries退出7nm技術(shù)，以及英特爾10nm工藝推遲，雖然在存儲(chǔ)芯片造成行業(yè)下行時(shí)，但得益于蘋果、AMD和人工智能對(duì)芯片的需求，臺(tái)積電的議價(jià)能力和市場(chǎng)份額將會(huì)增加。

另外，值得一提的是，曾經(jīng)與臺(tái)積電一直角力的三星儼然已被甩在后面。麥格理證券半導(dǎo)體產(chǎn)業(yè)分析認(rèn)為，由于臺(tái)積電整合扇出層疊封裝(InFO)建立高門檻讓韓國(guó)三星趕不上，蘋果A13處理器訂單已是臺(tái)積電“囊中之物”，貢獻(xiàn)明年下半年?duì)I收14%。另一方面，高通下一代驍龍系列芯片訂單可貢獻(xiàn)臺(tái)積電明年?duì)I收8%；高通占臺(tái)積電營(yíng)收比重，則由這兩年的7%，倍增為2019年的15%。

不止步于7nm 2020年投產(chǎn)5納米

為保持自身市場(chǎng)競(jìng)爭(zhēng)力的不敗，全球擁有56％芯片代工市場(chǎng)份額的臺(tái)積電繼續(xù)前行。

除業(yè)績(jī)的驚喜外，臺(tái)積電近期宣布了有關(guān)技術(shù)的兩項(xiàng)重磅突破：一是首次使用7nm極紫外光刻(EUV) 工藝完成了客戶芯片的流片工作；二是將投資250億美元用于5nm工藝技術(shù)開發(fā)，預(yù)估將在2019第1季試產(chǎn)、2020年開始量產(chǎn)。

據(jù)了解，從今年4月份開始量產(chǎn)的第一代7nm工藝（CLN7FF/N7）仍用于傳統(tǒng)的深紫外光刻（DUV）技術(shù)，而本次基于EUV的第二代7nm工藝（CLNFF+/N7+），按臺(tái)積電官方說法，能將晶體管密度提升20％，同等頻率下功耗可降低6-12％。具體更多的改進(jìn)效能暫未公布。

7nm之后，臺(tái)積電下一站將是5nm(CLN5FF/N5)，將在多達(dá)14個(gè)層上應(yīng)用EUV，首次全面普及，號(hào)稱可比初代7nm工藝晶體管密度提升80％從而將芯片面積縮小45％，還可以同功耗頻率提升15％，同頻功耗降低20％。臺(tái)積電5nm工藝的EDA設(shè)計(jì)工具將在今年11月提供。

此外，為了搭配先進(jìn)制程微縮及異質(zhì)芯片整合趨勢(shì)，臺(tái)積電持續(xù)加碼先進(jìn)封裝制程布局。

除了整合10nm邏輯芯片及DRAM的整合扇出層疊封裝（InFO-PoP），以及整合12nm系統(tǒng)單芯片及8層HBM2存儲(chǔ)器的CoWoS封裝等均進(jìn)入量產(chǎn)，亦推出整合多顆單芯片的整合扇出型基板封裝（InFO-oS）、整合扇出存儲(chǔ)器基板封裝（InFO-MS）、整合扇出天線封裝（InFO-AIP）等新技術(shù)，滿足未來在人工智能及高效能運(yùn)算、5G通訊等不同市場(chǎng)需求。

半導(dǎo)體的開發(fā)永不止步，亦如臺(tái)積電新一任董事長(zhǎng)劉德音所言，未來將不再僅僅依賴于摩爾定律，而是需要更多的核心處理器、內(nèi)存和其他類型的芯片集成，且硬件和軟件需要同時(shí)設(shè)計(jì)。